IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND **METHOD**

Also published as: Publication number: JP2006518058 (T) Publication date: 2006-08-03 WO2004042560 (A2) Inventor(s): WO2004042560 (A3) Applicant(s): 📆 WO2004042574 (A2) Classification: **W**02004042574 (A3) - international: G06F15/80; G06F9/30; G06F9/38; G06F9/445; G06F9/46; WO2004042569 (A2) G06F15/78; G06F15/76; G06F9/30; G06F9/38; G06F9/445; more >>

G08F9/38S4 - European:

Application number: JP20050502225T 20031031

Priority number(s): US20020422503P 20021031; US20030683929 20031009; US20030663932 20031009; US20030684053 20031009; US20030684057 20031009; US20030684102 20031009;

WO2003US34558 20031031

Abstract not available for JP 2006518058 (T) Abstract of corresponding document: WO 2084842560 (A2)

A peer-vector machine includes a host processor and a hardwired pipeline accelerator. The host processor executes a program, and, in response to the program, generates host data, and the pipeline accelerator generates pipeline data from the host data. Alternatively, the pipeline accelerator generates the pipeline data, and the host processor generates the host data from the pipeline data. Because the peer-vector machine includes both a processor and a pipeline accelerator, it can often process data more efficiently than a machine that includes only processors or only accelerators. For example, one can design the peer-vector machine so that the host processor performs decisionmaking and non-mathematically intensive operations and the accelerator performs non-decisionmaking and mathematically intensive operations. By shifting the mathematically intensive operations to the accelerator, the peer-vector machine often can, for a given clock frequency, process data at a speed that surpasses the speed at which a processor-only machine can process the data.

Data supplied from the esp@cenet database -- Worldwide

(19) 日本職特許庁(JP)

(12)公 表 特 許 公 報(A)

付付票公額出稿件(11)

特数2006-518058 (P2006-518058A)

(43) 公表日 平成18年8月3日(2006.8.3)

(51) Int. CL.

F 1

チーマコード (参考)

GO 6 F 15/80

(2006, 01)

GO6F 15/80

審查請求 米請求 予備審查請求 未請求 (全 44 質)

(21) 出額番号	特數2005-502225 (P2005-502225)	(71) 出職人	504242618
(86) (22) 出難日	平成15年10月31日 (2003, 10, 31)		ロッキード マーティン コーポレーショ
(85)難默文機出日	平成17年6月16日 (2005. 6. 16)		>
伊魯羅出類国(88)	PCT/US2003/034558		アメリカ合衆国 メリーランド州 208
(87) 国際公開委号	w02004/642562		17-1803 ベセスダ ロックレッジ
(67) 国際公開日	平成16年5月21日 (2004, 5, 21)	1	F947 6801
(31) 優先權主務數号	60/422, 503	(74)代理人	100083932
(32) 優先日	平成14年10月31日 (2002.10.31)		弁理士 廣江 武典
(33) 優先權主張國	米蘭 (8S)	(74)代理人	100129698
(31) 優先權主張番号	10/683, 929		弁理士 武川 経質
(32) 優先日	平成15年10月9日(2003,10,9)	(74)代理人	100129676
(33) 優先權主發壓	*B ((S)		弁理士 ▲高▼荒 新一
(31) 優先權主簽番号	10/683, 832	(74) 代理人	100130074
(32) 優先日	平成15年10月9日(2003,10.9)	1	弁理士 中村 繁元
(33) 優先權主發圈	米雪 (US)		* * * * * * * * * * * * * * * * * * *
	•		最終質に続く

(54) 【発明の名称】改善された計算アーキテクチャ用パイプライン加速器。関連システム、並びに、方法

(87)【要約】

パイプライン加速器はメモリと該メモリと結合されたハードウェアに組み込まれたパイプライン回路とを含む。このハードウェアに組み込まれたパイプライン回路は、データを受信し、前記データを前記メモリにロードし、前記メモリから前記データを検索し、前記検索されたデータを処理し、そして前記処理されたデータを外部ソースに提供するように動作できる。加えて或は代替例で、ハードウェアに組み込まれたパイプライン同路は、データを受信し、前記叉信されたデータを処理し、前記処理されたデータを前記メモリにロードし、前記メモリから前記処理されたデータを検索し、そして前記検索された処理データを外部ソースに提供するように動作できる。パイプライン加速器がピアーベクトル・マシンの一部としてのプロセッサと結合されている場合、前記メモリは前記ハードウェアに組み込まれたパイプライン回路と前記プロセッサが実行するアプリケーションとの間におけるデータの転送一単向性であろうがこ方向性であろうが一を補助する。

【特許請求の範囲】

【印象朱髓】

パイプライン加速器であって、

メモリと、

前記メモリと結合されたハードウェアに組み込まれたパイプライン回路と、を含み、 前記パイプライン回路が、

データを受信し、

前記データを前記メモリにロードし、

前記メモリから前記データを検索し、

前記検索されたデータを処理し、

前記処理されたデータを外部ソースに提供するように動作できる、バイプライン加速 概。

【新求明2】

前記メモリが第1集積回路上に配置され、

一節記パイプライン回路が第2集積回路上に配置されている、請求項目に記載のパイプライン加速器。

【請求項3】

前記パイプライン回路がフィールド-プログラマブル・ゲート・アレイ上に配置されている。請求項上に記載のパイプライン加速器。

【請求項4】

前部パイプライン回路が、

前記処理されたデータを前記メモリにロードし、

前記メモリから前記処理されたデータを検索し、

前記検索された処理データを前記外部ソースに提供することによって、前記処理されたデータを前記外部ソースに提供するように動作できる、請求項1に記載のパイプライン加速器。

[翻求單5]

前記外部ソースがプロセッサを含み、

前記パイプライン回路が前記プロセッサから前記データを受信するように動作できる、 請求項1に記載のパイプライン加速器。

[#846]

計算マシンであって、

プロセッサと、

前犯プロセッサと結合されたパイプライン加速器と、を含み、

前割パイプライン加速器が、

メモリと、

前記メモリと結合されたハードウェアに組み込まれたパイプライン回路と、を含み、 前記パイプライン回路が、

前記プロセッサからデータを受信し、

前記データを前記メモリにロードし、

前記メモリから前記データを検索し、

前記検索されたデータを処理し、

前記処理されたデータを前記プロセッサに提供するように動作できる。計算マシン

【額求與7】

バイプライン加速器であって、

メモリと、

前記メモリと結合されたハードウェアに組み込まれたパイプライン回路と、を含み、 前記パイプライン回路が、

データを受信し、

50

10

30

30

前記受信されたデータを処理し、

前記処理されたデータを前記メモリにロードし、

前記メモリから前記処理されたデータを検索し、

前記検索された処理データを外部ソースに提供するように動作できる、パイプライン加速器。

【循承项8】

計算マシンであって、

プロセッサと、

前記プロセッサと結合されたパイプライン加速器と、を含み、

前記パイプライン加速器が、

メモリと、

ハードウェアに組み込まれたパイプライン回路と、を含み、

前記パードウェアに組み込まれたパイプライン回路が、

前記プロセッサからデータを受信し、

前記受信されたデータを処理し、

箱記処理されたデータを箱記メモリにロードし、

前記メモリから前記処理されたデータを検索し、

前記検索された処理データを前記プロセッサに提供するように動作できる、計算マシン。

[湖東項9]

パイプライン加速器であって、

第1及び第2のメモリと、

前配第1及び第2のメモリと結合されたハードウェアに組み込まれたパイプライン回路と、を含み。

前記パイプライン回路が、

外部ソースから生データを受信してその生データを前記第1メモリにロードするよう に動作できる人力データ・ハンドラーと、

前記生データを処理するように動作できるハードウェアに組み込まれたパイプラインと、

前記第1メモリから前記生データを検索し、その検索された生データを前記パードウェアに組み込まれたパイプラインに提供してから、前記パードウェアに組み込まれたパイプラインから前記第2メモリに処理されたデータをロードするように動作できるパイプライン・インターフェースと、

前記第2メモリから前記処理されたデータを検索してその処理されたデータを前記外 部ソースに提供するように動作できる出力データ・ハンドラーと、を含む、バイプライン 加速器。

【網求項10】

前紀第1及び第2のメモリの各々がそれぞれの第1及び第2のポートを含み、

前紀入力データ・ハンドラーが、前記第1メモリの前記第1ポートを介して、前記生データをロードするように動作でき、

前記パイプライン・インターフェースが、前記第1メモリの前記第2ポートを介して、 前記生データを検索して前記処理されたデータを前記第2メモリの前記第1ポートを介し てロードするように動作でき、

前記出力データ・ハンドラーが、前記第2メモリの前記第2ポートを介して、前記処理 されたデータを検索するように動作できる、請求項9に記載のパイプライン加速器。

【新求項】1】

前記パードウェアに組み込まれたパイプライン回路と結合された第3メモリを更に含み

前記ハードウェアに組み込まれたパイプラインが、前記生データを処理しながら中間データを生成するように動作でき、

50

10

20

1411

前記パイプライン・インターフェースが、前記中間データを前記第3メモリにロードして前記第3メモリから前記中間データを検索するように動作できる。請求項9に記載のパイプライン加速器。

[13] 取集體]

前記第1及び第2のメモリが第1及び第2の集積回路上にそれぞれ配置され、

前記パイプライン回路がフィールド-ブログラマブル・ゲート・アレイ上に配置されている。 請求項9に記載のパイプライン加速器。

【請求項13】

前記入力データ・ハンドラー及び前記パイプライン・インターフェースと結合されている入力データ・キューを更に含み、

前記入力データ・ハンドラーが、前記第1メモリ内の前記生データの箇所を指すポインタを前記入力データ・キューにロードし、

前記パイプライン・インターフェースが前記箇所から前記ポインタを用いて前記生データを検索するように動作できる、請求項9に記載のパイプライン加速器。

[額录項14]

一節記出力データ・ハンドラー及び前記パイプライン・インターフェースと結合された出 カデータ・キューを更に含み、

前記パイプライン・インターフェースが、前記第2メモリ内の前記処理データの箇所を 指すポインタを前記出力データ・キューにロードし、

前記出力データ・ハンドラーが、前記箇所から前記ポインタを用いて前記処理データを 20 検索するように動作できる、請求項9に記載のパイプライン加速器。

[編業項15]

前紀人力データ・ハンドラー、ハードウェアに組み込まれたパイプライン、パイプライン・インターフェース、並びに、出力データ・ハンドラーが各動作コンフィギュレーションを有し、

前記入力データ・ハンドラー、ハードウェアに組み込まれたパイプライン、パイプライン・インターフェース、並びに、出力データ・ハンドラーと結合されると共に、それらの前記動作コンフィギュレーションを設定するように動作できるコンフィギュレーション・マネージャを更に含む、請求項9に記載のパイプライン加速器。

【新郑明16】

前記入力データ・ハンドラー、ハードウェアに組み込まれたパイプライン、パイプライン・インターフェース、並びに、出力データ・ハンドラーが各動作状況を有し、

前記入力データ・ハンドラー、ハードウェアに組み込まれたパイプライン、パイプライン・インターフェース、並びに、出力データ・ハンドラーと結合されると共に、動作状況に応じて、それらにおける例外を識別するように動作できる例外マネージャを更に含む、請求項9に記載のパイプライン加速器。

【請求項17】

パイプライン加速器であって、

データを処理するように動作できるハードウェアに組み込まれたパイプラインと、 前記ハードウェアに組み込まれたパイプラインと結合された人力データ・ハンドラーと 40、 、を含み、

前記入力データ・ハンドラーが、

前記データを受信し、

前記データが前記パードウェアに組み込まれたパイプラインに向けられているかを決定し、

前記データが前記ハードウェアに組み込まれたパイプラインに向けられていれば、そのデータをそのハードウェアに組み込まれたパイプラインに提供するように動作できる。 パイプライン加速器。

【81 平本部】

前記入力データ・ハンドラーが、

50

10

ーペッダー及び前記データを含むメッセージを受信して、前記メッセージから前記データ を抽出することによって前記データを受信し、

前記ペッダーを分析することによって前記データが前記ハードウェアに組み込まれたパイプラインに向けられているかを決定するように更に動作できる、請求項17に記載のパイプライン加速器。

[請求項191

前記ハードウェアに組み込まれたパイプライン及び前記入力データ・ハンドラーが単一のフィールドープログラマブル・ゲート・アレイ上に配置されている。請求項17に記載のパイプライン加速器。

[10 2 即米額]

前記ハードウェアに組み込まれたパイプライン及び前記入力データ・ハンドラーが各フィールド-プログラマブル・ゲート・アレイ上にそれぞれ配置されている、請求項17に記載のパイプライン加速器。

【前求項21】

計算マシンであって。

プロセッサと、

前記プロセッサと結合されたパイプライン加速器と、を含み、

前記パイプライン加速器が、

データを処理するように動作できるハードウェアに組み込まれたパイプラインと、

前記ハードウェアに組み込まれたパイプラインと結合されると共に、前記プロセッサから前記データを受信し、前記データが前記ハードウェアに組み込まれたパイプラインに向けられているかを決定し、もし前記データが前記ハードウェアに組み込まれたパイプラインに向けられていれば、前記データを前記ハードウェアに組み込まれたパイプラインに提供するように動作できる入力データ・ハンドラーと、含む、計算マシン。

[1 2 2 PP & M]

パイプライン加速器であって、

データを生成するように動作できるハードウェアに組み込まれたパイプラインと、

一前記ハードウェアに組み込まれたパイプラインと結合された出力データ・パンドラーと、を含み、

前記出力データ・ハンドラーが、

前起データを受信し、

前記データの仕向先を決定し、

前記データを前記仕向先に提供するように動作できる、パイプライン加速器。

[3 水稻 2 3]

前記出力データ・ハンドラーが、

前記データのタイプを識別して、前記データの前記タイプに基づき前記仕向先を決定することによって前記データの前記仕向先を決定するように動作できると共に、

前紀仕向先を識別し且つ前紀データを含むメッセージを生成して、前紀メッセージを前紀仕向先に提供するように動作できる、請求項22に記載のパイプライン加速器。

【新录取24】

計算マシンであって、

アプリケーションのスレッドを実行するように動作できるプロセッサと、

前記プロセッサと結合されたパイプライン加速器と、を含み、

前記パイプライン加速器が、

データを生成するように動作できるハードウェアに組み込まれたパイプラインと、

簡記パードウェアに組み込まれたパイプラインと結合された出力データ・ハンドラーと、を含み、

前紀出力データ・ハンドラーが、

前記データを受信し、

前記データに加入する前記アプリケーションのスレッドを識別し、

50

40

10

26

前記データを前記加入スレッドに提供するように動作できる、計算マシン。

[請求報25]

パイプライン加速器であって、

データ値を処理するように動作できるハードウェアに組み込まれたパイプラインと、

前記ハードウェアに組み込まれたパイプラインと結合されると共に、該ハードウェアに 組み込まれたパイプラインの動作を制御するように動作できるシーケンス・マネージャと 、を含むパイプライン加速器。

【請求項26】

前記シーケンス・マネージャが前記ハードウェアに組み込まれたパイプラインが前記データ値を受信する順番を制御するように動作できる、請求項25に記載のパイプライン加 連器。

30

【請求項27】

前記シーケンス・マネージャが、

事象を受信し、

前記事象に応じて前記ハードウェアに組み込まれたパイプラインを制御するように更に 動作できる、請求項25に記載のパイプライン加速器。

[33 24 28]

前記シーケンス・マネージャが、

國期信号を受信し、

前記同期信号に応じて前記パードウェアに組み込まれたパイプラインの動作を制御する 20 ように更に動作できる。請求項25に記載のパイプライン加速器。

[商來明29]

前記シーケンス・マネージャが、

前記パードウェアに組み込まれたパイプラインに対する実現値を検知し、

前記実現績に応じて事象を生成するように更に動作できる、請求項25に記載のパイプライン加速器。

[翻录项30]

計算マシンであって、

データ及び事象を生成するように動作できるプロセッサと、

前記プロセッサと結合されたパイプライン加速器と、を含み。

前記パイプライン加速器が、

前記プロセッサから前記データを受信してその受信されたデータを処理するように動作できるハードウェアに組み込まれたパイプラインと、

前窓ハードウェアに組み込まれたパイプラインと結合されると共に、前記プロセッサから前記事象を受信して前記事象に応じて前記ハードウェアに組み込まれたパイプラインの動作を制御するように動作できるシーケンス・マネージャと、を含む、計算マシン。

【描来項31】

バイプライン加速器であって、

動作コンフィギュレーションを有すると共にデータを処理するように動作できるハードウェアに組み込まれたパイプライン何器と、

40

30

前記ハードウェアに組み込まれたパイプライン回路と結合される共に、前記動作コンフィギュレーションを設定するように動作できるコンフィギュレーション・マネージャと、 を含むパイプライン加速器。

[請求明32]

前記パードウェアに組み込まれたパイプライン回路がコンフィギュレーション・レジスタを含み、

前記コンフィギュレーション・マネージャが前記コンフィギュレーション・レジスタに コンフィギュレーション値をロードすることによって前記動作コンフィギュレーションを 設定するように動作できる、請求項31に記載のパイプライン加速器。

[編录項33]

前記コンフィギュレーション・マネージャが外部ソースから前記コンフィギュレーション値を受信するように動作できる、請求項32に記載のパイプライン加速器。

[編集項34]

計算マシンであって、

データ及びコンフィギュレーション値を生成するように動作できるプロセッサと、

前紀プロセッサと結合されたパイプライン加速器と、を含み、

前記パイプライン加速器が、

動作コンフィギュレーションを有すると共に前記データを処理するように動作できる ハードウェアに組み込まれたパイプライン回路と、

前記ハードウェアに組み込まれたパイプライン回路と結合されると共に、前記コンフィギュレーション値に応じて前記動作コンフィギュレーションを設定するように動作できるコンフィギュレーション・マネージャと、を含む、計算マシン。

【請求明35】

パイプライン加速器であって、

動作状況を有すると共にデータを処理するように動作できるハードウェアに組み込まれたパイプライン回路と、

前記ハードウェアに組み込まれた回路と結合されると共に、前記動作状況に応じて前記 ハードウェアに組み込まれた回路の前記動作状況における例外を識別するように動作でき る例外マネージャと、

を含むパイプライン加速器。

[新录明36]

前記ハードウェアに組み込まれたパイプライン回路が前記動作状況を表す状況値を生成するように動作でき、

前記例外マネージャが前記状況値に応じて前記例外を識別するように動作できる、請求 項35に記載のパイプライン加速器。

【請求項37】

前記ハードウェアに組み込まれたパイプライン回路が前記状況値を記憶するように動作できる状況レジスタを含み、

前起例外マネージャが前記状況レジスタから前記状況値を受信する、請求項36に記載のパイプライン加速器。

[請求項38]

前記例外マネージャが、外部ソースへの前記ハードウェアに組み込まれたパイプライン 回路の前記動作状況における例外を識別するように動作できる、請求項35に記載のパイ プライン加速器。

【網米項39】

計算マシンであって、

データを生成するように動作できるプロセッサと、

パイプライン加速器と、を含み、

前記パイプライン加速器が、

動作状況を有すると共にデータを処理して前記動作状況を表す状況値を生成するよう 40 に動作できるハードウェアに組み込まれたパイプライン回路と、

前紀パードウェアに組み込まれたパイプライン回路と結合されると共に、前紀状況傾に応じて前紀パードウェアに組み込まれたパイプライン回路の前記動作状況における例外を識別して前紀プロセッサに前記例外を通知するように動作できる例外マネージャと、を含む、計算マシン。

[請求項40]

計算マシンであって、

動作状況を有してデータを処理するように動作できるハードウェアに組み込まれたパイプライン网路と、前記ハードウェアに組み込まれたパイプライン网路と結合されると共に、前記動作状況を表す状況値を生成するように動作できる例外マネージャと、を含むパイ

50

10

20

ブライン加速器と、

前記パイプライン加速器と結合されると共に、前記データを生成し、前記状況値を受信 してから、前記状況値を分析することによって前記ハードウェアに組み込まれたパイプライン回路が選作動しているかを決定するように動作できるプロセッサと、を含む、計算マシン。

[14] [14]

方法であって、

データをメモリにロードし、

前記メモリから前記データを検索し、

ハードウェアに組み込まれたパイプライン回路によって前記検索されたデータを処理し 10

前記処理されたデータを外部ソースに提供することを含む方法。

【請求明42】

前記処理されたデータを提供することが、

前紀処理されたデータを前記メモリにロードし、

前紀メモリから前記処理されたデータを検索し、

前記検索された処理データを前記外部ソースに提供することを含む、請求項41に記載の方法。

[3 米項43]

方法であって、

20

40

ハードウェアに組み込まれたパイプライン何路によってデータを処理し、

前記処理されたデータをメモリにロードし、

前記メモリから前記処理されたデータを検索し、

前記検索された処理データを外部ソースに提供することを含む、方法。

【請求班44】

方法であって、

外部ソースから第1メモリに生データをロードし、

前記第1メモリから前記生データを検索し、

ハードウェアに組み込まれたパイプラインによって前記検索されたデータを処理し、

前記ハードウェアに組み込まれたパイプラインから第2メモリに前記処理されたデーターをロードし、

前記第2メモリから前記外部ソースに前記処理されたデータを提供することを含む、方法。

[3 米 4 5]

前記生データをロードすることが、前記第1メモリの第1ボートを介して前記生データ をロードすることを含み、

前記生データを検索することが、前記第1メモリの第2ポートを介して前記生データを 検索することを含み、

前記処理されたデータをロードすることが、前記第2メモリの第1ポートを介して前記 処理されたデータをロードすることを含み、

前記処理されたデータを提供することが、前配第2メモリの第2ポートを介して前記処理されたデータを検索することを含む、請求項44に記載の方法。

[請求項46]

前記生データの処理に応じて前記パードウェアに組み込まれたパイプラインによって中間データを生成し、

前記中間データを第3メモリにロードし、

前記第3メモリから前記ハードウェアに組み込まれたパイプラインに戻すように前記中 間データを提供することを更に含む、緯求項44に記載の方法。

【新来明47】

歯割第1メモリ内の前割生データの簡所を指すポインタを入力メッセージ・キューにロ 50

ードすることを更に含み、

前記生データを検索することが、前記箇所から前記ポインタを用いて前記生データを検索することを含む、請求項 4 4 に記載の方法。

[請求項48]

前記第2メモリ内の前記処理されたデータの箇所を指すポインタを出力メッセージ・キューにロードすることを更に含み、

前記処理されたデータを検索することが、前記簡所から前記ポインタを用いて前記処理 されたデータを検索することを含む、請求項44に記載の方法。

【翻求項49】

前記生データをロードして検索し、その検索されたデータを処理して、その処理された データをロードして提供するためのパラメータを設定することを更に含む、請求項44に 記載の方法。

【請求項50】

前記生データの前記ロード及び前記検索、前記検索されたデータの前記処理、並びに、 前記処理されたデータの前記ロード及び前記提供の間にエラーが生ずるかを決定すること を更に含む、請求項44に記載の方法。

【额来填51】

方法であって、

データを受信し、

前記データがハードウェアに組み込まれたパイプラインに向けられているかを決定し、 もし前記データが前記ハードウェアに組み込まれたパイプラインに向けられていれば前 記ハードウェアに組み込まれたパイプラインに前記データを提供することを含む方法。

[翻 泉 項 5 2]

前紀データを受信することが、

ヘッダー及び前記データを含むメッセージを受信し、

前記メッセージから前記データを抽出することを含み、

前配データが前配ハードウェアに組み込まれたパイプラインに向けられているかを決定 することが、前記ヘッダーを分析することを含む、請求項51に記載の方法。

[翻求項53]

方法であって、

ハードウェアに組み込まれたパイプラインによってデータを生成し、

前記データの仕向先を決定し、

前紀データを前紀仕向先に提供することを含む方法。

【請求項54】

前紀データの前紀仕向先を決定することが、

前記データのタイプを識別し、

前起データの前記タイプに基づき簡記仕向先を決定することを含み、

前紀データを前記仕向先に提供することが、

前配住向先を離別すると共に前起データを含むメッセージを生成し、

前記メッセージを前記仕向先に提供することを含む、請求項53に記載の方法。

[請求項55]

方法であって、

ハードウェアに網み込まれたパイプラインによってデータ値を処理し、

前記ハードウェアに組み込まれたパイプラインの動作を順序付けすることを含む方法。

【翻求項56】

前記動作を順序付けることが、

前記ハードウェアに組み込まれたパイプラインが前記データ値を処理する順番を顧序付 けることを含む、請求項55に記載の方法。

【請求項57】

前記動作を順序付けることが、

50

10

20

30

前記ハードウェアに組み込まれたパイプラインを削期信号と同期させることを含む、請求項55に記載の方法。

[編末期58]

前記パードウェアに組み込まれたパイプラインの動作中に予め規定された実現極を検知 L...

前記実現鎮に応じて事象を生成することを更に含む、請求項55に記載の方法。

[編潔期59]

方法であって、

コンフィギュレーション値をレジスタにロードし、

前記コンフィギュレーション値によってハードウェアに組み込まれたパイプラインの動 申 作コンフィギュレーションを設定することを含む方法。

【結求項60】

方法であって、

ハードウェアに組み込まれたパイプラインによってデータを処理し、

一 前記ハードウェアに組み込まれたパイプラインの動作状況を分析することによって前記 処理されたデータにおけるエラーを譲削することを含む方法。

[新来項61]

ハードウェアに組み込まれたパイプライン国路を設計する方法であって、

ライブラリから通信インターフェースの第1データ表現を検索し、

- 前記通信インターフェースと結合されることになるハードウェアに組み込まれたパイプ 20 ラインの第2データ表現を生成し、

前記第1及び第2のデータ表現を組み合わせて、前記ハードウェアに組み込まれたパイプライン回路に対するハード・コンフィギュレーション・データを生成することを含む方法。

[新录明62]

前記第1及び第2のデータ表現を組み合わせる前に、前記サービス層の所定パラメータ に対する値を選択することによって前記第1データ表現を変更することを更に含む、請求 項61に記載の方法。

[油采取63]

- 前記通信インターフェースが、前記パードウェアに組み込まれたパイプライン回路に別 30の回路と通信させるように動作できる、請求項 6 1 に記載の方法。

[請求明64]

前記第1及び第2のデータ表現を組み合わせることが、前記第1及び第2のデータ表現を前記ハード・コンフィギュレーション・データに組み合わせるを含む、請求項61に記載の方法。

[翻來照65]

前記ハード・コンフィギュレーション・データがファームウェアを含む、請求項6 1 に 犯載の方法。

【発明の評糊な説明】

【技術分野】

40

[0001]

<優先権の請求>

この出願は、下記の特許文献1に対する優先権を請求するものであり、引用することで ここに合体させる。

【特許文献1】米国仮出翻第60/422、503号(2002年10月31日出額)

[00002]

<関連出類の相互参照>

この出願は、「改善された計算アーキテクチャ、関連システム、並びに、方法」と題された下記の特許文献 2、「改善された計算アーキテクチャを有する計算マシン、関連システム、並びに、方法」と題された下記の特許文献 3、「プログラマブル回路、関連計算マ

シン、並びに、方法」と題された下記の特許文献 4、「多数パイプライン・ユニットを有するパイプライン加速器、関連計算マシン、並びに、方法」と題された下記の特許文献 5 と関連し、これら特許文献は全て 2 0 0 3 年 1 0 月 9 日に出願され、共通の所有者を有し、引用することでここに合体させる。

【特許文献2】米国出願第10/684、102号

【特許文献3】米丽出願第10/684,053号

【特許文献4】米国出願第10/684、057号

【特許文献5】米国出颖第10/683,932号

【背景技術】

[0003]

比較的大量のデータを比較的短い期間で処理する通常の計算アーキテクチャは、処理負担を分担する多数の相互接続プロセッサを含む。処理負担を分担することによって、これら多数のプロセッサは、しばしば、所与のクロック周波数で単一プロセッサができるものよりよりも迅速にデータを処理できる。例えば、これらプロセッサの各々はデータの各部分を処理できるか、或は、処理アルゴリズムの各部分を実行できる。

[0004]

図1は、多数プロセッサ・アーキテクチャを有する従来の計算マシン10の機略プロック圏である。この計算マシン10は、マスター・プロセッサ12と、相互に通信すると共に該マスター・プロセッサとバス16を介して通信する共同プロセッサ14,-14。と、遠隔装置(図1では不関示)から生データを受け取る入力ポート18と、遠遠隔装置に処理データを提供する出力ポート20とを含む。また、計算マシン10はマスター・プロセッサ12に対するメモリ22と、共同プロセッサ14,-14。に対する各メモリ24,-24。と、マスター・プロセッサ及び共同プロセッサがパス16を介して共有するメモリ26とを含む。メモリ22はマスター・プロセッサ12に対するプログラム及び作業メモリの双方の役割を果たし、各メモリ24,-24。は各共同メモリ14,-14。に対するプログラム及び作業メモリの双方の役割を果たす。共有されたメモリ26は、マスター・プロセッサ12及び共同プロセッサ14がそれらの間でデータを転送すること、ポート18を介して遠隔装置からデータを転送すること、ポート20を介して遠隔装置にデータを転送することを可能としている。またマスター・プロセッサ12及び共同プロセッサ14は、マシン10が生データを処理する速度を制御する共通クロック信号を受け取る。

[0005]

一般に、計算マシン10は、マスター・プロセッサ12及び共同プロセッサ14の間で生データの処理を効果的に分割する。ソナー・アレイ等の適隔ソース(図1では不関示)は、ボート18を介して、生データに対する先入れ先出し(F1FO)バッファ(不図示)として作用する共有メモリ26の1つの区分に生データをロードする。マスター・プロセッサ12はパス16を介してメモリ26から生データを検案して、マスター・プロセッサ及び共同プロセッサ14はその生データを処理して、パス16を介して必要に応じてデータをそれらの間に転送する。マスター・プロセッサ12はその処理データを共有メモリ26内に規定された別のF1FOバッファ(不図示)にロードし、適隔ソースがボート20を介してこのF1FOからその処理データを検索する。

[00001

演算例において、計算マシン10は生データに対するn+1個の各演算を脳次実行することによって減生データを処理し、これら演算は一体的に高速フーリエ変換(FFT)等の処理アルゴリズムを構成する。より詳細には、マシン10はマスター・プロセッサー2 及び共同プロセッサ14からのデーター処理パイプラインを形成する。クロック信号の所与の周波数で、そうしたパイプラインはしばしばマシン10が単一プロセッサのみを有するマシンよりも高速に生データを処理することを可能としている。

[0007]

メモリ26内における生データFIFO (不図示)からの生データ検索後、マスター・ プロセッサ12はその生データに対して三角関数等の第1番演算を実行する。この演算は

50

40

30

第1番結果を生み出し、それをプロセッサ12がメモリ26内に規定された第1番結果F1FO(不図示)に記憶する。典型的には、プロセッサ12はメモリ22内に記憶されたプログラムを実行し、そのプログラムの制御の下で上述した動作を実行する。プロセッサ12はメモリ22を作業メモリとしても使用し得て、当該プロセッサが第1番演算の中間期間に生成するデータを一時的に記憶する。

[00008]

次に、メモリ26内における第1番結果F1FO(不図示)からの第1番結果検案後、 共同プロセッサ14,はその第1番結果に対して対数関数等の第2番演算を実行する。こ の第2番演算は第2番結果を生み出し、それを共同プロセッサ14,がメモリ26内に規 定された第2番結果F1FO(不図示)に記憶する。典型的には、共同プロセッサ14, はメモリ24,内に記憶されたプログラムを実行し、そのプログラムの制御の下で上述し た動作を実行する。共同プロセッサ14;はメモリ24,を作業メモリとしても使用し得て 、当該共同プロセッサが第2番演算の中間期間に生成するデータを一時的に記憶する。

[0009]

次に共同プロセッサ 2 4 2 - 2 4 4 は、共同プロセッサ 2 4 4 に対して先に議論されたものと同様に、(第 2 番結果 - 第 (n - 1)番)結果に対して(第 3 番演算 - 第 n 番)演算を順次実行する。

[0010]

共同プロセッサ24。によって実行される第n番演算は最終結果、即ち処理データを生み出す。共同プロセッサ24。はその処理データをメモリ26内に規定された処理データFIFO(不図示)内にロードし、遠隔装置(図1では不図示)がこのFIFOからその処理データを検索する。

[0011]

マスター・プロセッサ12及び共同プロセッサ14は処理アルゴリズムの種々の演算を 同時に実行するので、計算マシン10は、しばしば、種々の演算を願次実行する単一プロ セッサを有する計算マシンよりも生データを高速に処理することができる。詳細には、単 一プロセッサは、生データから成る先行集合に対する全(n+1)個の演算を実行するま で、生データから成る新しい集合を検索できない。しかし、以上に議論したパイプライン 技術を用いて、マスター・プロセッサ12は第1演算だけを実行後に生データから成る新 しい集合を検索できる。結果として、所与のクロック周波数でこのパイプライン技術は、 単一プロセッサ・マシン(図1では不図示)と比較して約n+1倍だけマシン10が生デ ータを処理する速度を増大することができる。

[0012]

代替的には、計算マシン10は、生データに対するFFT等の処理アルゴリズムの(n+1)例を同時に実行することによって該生データを並列して処理し得る。即ち、もしそのアルゴリズムが先行する例において先に記載されたような(n+1)例の順次演算を含めば、マスター・プロセッサ 1 2 及び共同プロセッサ 1 4 の各々は生データからそれぞれが成る各集合に対して、順次、全(n+1)例の演算を実行する。その結果として、所与のクロック周波数で、先のパイプライン技術と同様のこの並列処理技術は、単一プロセッサ・マシン(図1では不図示)と比較して約n+1倍だけマシン10が生データを処理する速度を増大することができる。

[0013]

残念なから、計算マシン10は単一プロセッサ・計算マシン(図1では不図示)と比べてより迅速にデータを処理できるが、マシン10のデータ処理速度はしばしばプロセッサ・クロックの周波数より非常に小さい。詳細には、計算マシン10のデータ処理速度はマスター・プロセッサ12及び共同プロセッサ14がデータ処理するのに必要な時間によって制限される。簡略化のため、この速度制限の例はマスター・プロセッサ12と運携して積縮されているが、この議論は共同プロセッサ14にも適用されることを理解して頂きたい。先に議論されたように、マスター・プロセッサ12は所望の方式でデータを操作すべくプロセッサを調御するプログラムを実行する。このプログラムはプロセッサ12が実行

50

10

20

30

する複数の命令から成るシーケンスを含む。残念ながら、プロセッサ1 2 は典型的には単一命令を実行するために多数のクロック・サイクルを必要とし、そしてしばしばデータの単一値を処理すべく多数の命令を実行しなければならない。例えば、プロセッサ1 2 が第1データ値A(不図示)を第2 データ値B(不図示)で乗算することを仮定する。第1クロック・サイクル中、プロセッサ1 2 はメモリ2 6 から A 及びBをそれぞれ検索する。第4クロック・サイクル中、プロセッサ1 2 は A 及びBを乗算し、そして第6クロック・サイクル中に結果としての種をメモリ2 2 或は2 6 に記憶するか、或は、その結果としての種をメモリ2 2 或は2 6 に記憶するか、或は、その結果としての種をメモリ2 2 或は2 6 に記憶するか、或は、その結果としての種を選挙でいる。これは最良ケースのシナリオであり、その理由は多くの場合にプロセッサ1 2 はカウンタの初期化及び閉鎖等のオーバーヘッド・タスクに対して付加的なクロック・サイクルを必要とするからである。それ故に、よくてもプロセッサ1 2 は A 及び B を処理すべく 5 クロック・サイクルを必要とするか、或は、1 データ値当たり平均2、5 クロック・サイクルを必要とする。

[0014]

結果として、計算マシン10かデータを処理する速度は、しばしば、マスター・プロセッサ12及び共同プロセッサ14を駆動するクロックの周波数より非常に低い。例えば、もしプロセッサ12は1.0ギガヘルツ(GH2)でクロックされるが、1データ値当たり平均2、5クロック・サイクルを必要とすれば、効果的なデータ処理速度は(1.0GH2)/2、5=0、4GHzと同等である。この効果的なデータ処理速度は、しばしば、1秒当たり演算数の単位で特徴付けされる。それ故に、この例において、1.0GHzのクロック速度で、プロセッサ12は0、4ギガ演算数/秒(Gops)で使用限界が定められる。

[0015]

図2は、所与クロック周波数で且つしばしば該バイプラインがクロックされる速度と略同一速度で、プロセッサが可能であるよりは高速で典型的にはデータを処理できるハードウェアに組み込まれたデータ・パイプライン30のプロック線図である。バイプライン30は、プログラム命令を実行することなく、各データに対する各演算を各々が実行する演算子網路32,一32。を含む。即ち、所望の演算は回路32内に「書き込み」が為されて、それがプログラム命令の必要性なしに自動的にその演算を具現化するように為す。プログラム命令の実行と関連されたオーバーヘッドを減ずることによって、バイブライン30は所与のクロック環波数でプロセッサが可能であるよりは単位秒当たりより多くの演算を典型的には実行する。

[0016]

例えば、パイプライン30は所与のクロック周波数でプロセッサが可能であるよりは高速で以下の数式1をしばしば解くことができる。

 $Y(x_k) = (5x_k + 3) 2^{k}$

ここで、 x_* は複数の生データ値から成るシーケンスを表す。この例において、演算下回路 3.2_1 は $5.x_k$ を計算する乗算器であり、回路 3.2_2 は $5.x_k$ + $3.を計算する加算器であり、そして回路 <math>3.2_k$ (n=3)は($5.x_k$ + 3) 2^{x_k} を計算する乗算器である。

[0017]

第1クロック・サイクル k = 1 中、回路32,はデータ値x,を受け取って、それを5で乗じて、5x,を生成する。

[0018]

第2クロック・サイクル k=2中、回路 3 2_2 は回路 3 2_1 から 5 x_1 を受け取って、 3 を加えて、 5 x_1 + 3 を生成する。またこの第2クロック・サイクル中に回路 3 2_1 は 5 x_2 を生成する。

[0019]

50

20

30

(14)

し、四路32,は5x,+3を生成する。

100501

このようにしてパイプライン30は、全ての生データ値が処理されるまで、引き続く生データ値xxの処理を続行する。

100211

結果として、生データ値× $_1$ の受け取り後の2つのクロック・サイクルの選延。即ち、この選延はパイプライン30の待ち時間としばしば呼称され、パイプラインは結果(5× $_1$ +3)2 *3 を生成し、その後、1つの結果を生成する、即ち各クロック・サイクル毎に(5× $_2$ +3)2 *3 、(6× $_3$ +3)2 *3 、・・・、5× $_4$ +3)2 *5 を生成する。

[0022]

待ち時間を無視して、パイプライン30はこうしてクロック速度と同等のデータ処理速度を有する。比較して、マスター・プロセッサ12及び共同プロセッサ14(図1)が先の例におけるようにクロック速度の0.4倍であるデータ処理速度を有すると仮定すれば、パイプライン30は、所与のクロック速度で、計算マシン10(図1)よりも2.5倍高速でデータを処理できる。

[0023]

更に図2で参照されるように、設計者はフィールドープログラマブル・ゲート・アレイ(FPGA)等のプログラマブル・ロジックIC(PLIC)にパイプライン30を以現化することを選ぶ可能性があり、その理由はPLICが特殊用途IC(ASIC)が為すよりも多くの設計及び変更の柔軟性を許容するからである。PLIC内にハードウェアに組み込まれた接続を構成するため、設計者はPLIC内に配置された相互接続構成レジスタを単に所定パイナリー状態に設定する。全てのこうしたパイナリー状態の組み合わせはしば「ファームウェア」と呼称される。典型的には、設計者はこのファームウェアをPLICと結合された不揮発性メモリ(図2では不図示)内にロードする。PLICを「ターンオン」すると、それはファームウェアをそのメモリから相互接続構成レジスタにダウンロードする。それ故に、PLICの機能を変更すべく、設計者は単にそのファームウェアを変更して、PLICがその変更されたファームウェアを相互接続構成レジスタにダウンロードすることを可能とする。ファームウェアを単に変更することによってPLICを変更する能力は、モデル作成設階中や「フィールド内」にパイプライン30をアップグレードするために特に有用である。

[0024]

残念ながら、ハードウェアに組み込まれたパイプライン30は重要な意思決定、特に入れ子意思決定を引き起こすアルゴリズムを実行すべき最良の選択でない可能性がある。プロセッサは、典型的には、入れ子意思決定命令(例えば、「もしAであれば、Bを為し、またもしCであれば、Dを為し、・・・、またれを為し等々」のように、入れ子条件命令を、比綱する長さの演算命令(例えば、「A+B」)を実行できる程に高速に実行できる。しかしパイプライン30は、比較的単純な決定(例えば、「A>B?」)を効率的に為し得るが、典型的にはプロセッサができる程に効率的に入れ子決定(例えば、「もしAであれば、Bを為し、またもしCであれば、Dを為し、・・・またれを為す」)を為すことができない。この非効率性の1つの理由は、パイプライン30はほんの僅かなオンボード・メモリしか持たないことがあり、したがって外部作業/プログラム・メモリ(不図示とができない。この非効率性の1つの理由は、パイプライン30はほんの僅かなオンボード・メモリしか持たないことがあり、したがって外部作業/プログラム・メモリ(不図示えて、大石で表示したとないことを必要とすることができるが、必要とされる回路のサイズ及を実行すべくパイプライン30を設計することができるが、必要とされる回路のサイズ及で複雑性はしばしばそうした設計を非現実的に為し、特にアルゴリズムが多数の種々の人れ子決定を含む場合でにそうである。

[0025]

結果として、プロセッサは典型的には重要な意思決定を必要とする用途において使用され、ハードウェアに組み込まれたパイプラインは殆ど意思決定が為されないか或は意思決定されない「ナンバークランチング(数値データ処理)」用途に典型的には限定される。

[0026]

50

10

20

30

更には、下記に議論されるように、典型的には、特にパイプライン30が多数のPし1 Cを含む場合、図2のパイプライン等のハードウェアに組み込まれたパイプラインを設計 /変更するよりも、図1の計算マシン10等のプロセッサに基づく計算マシンを設計/変更することが非常に易しい。

[0027]

プロセッサ及びそれらの周辺機器(例えば、メモリ)等の計算構成要素は、典型的には、プロセッサに基づく計算マシンを形成すべくそれら構成要素の相互接続を補助する工業 規格通信インターフェースを含む。

[0 0 2 8]

- 典型的には、規格通信インターフェースは2つの際、即ち、物理層及びサービス層を含む。

[00089]

物理解は、同路とこの回路のインターフェース及び動作パラメータを形成する対応回路相互接続とを含む。例えば、物理層はそれら構成要素を1つのバスに接続するピンと、それらのピンから受け取ったデータをラッチするバッファと、信号をそれらピンに駆動するドライバとを含む。動作パラメータは、ピンが受け取るデータ信号の許容可能電圧範囲と、データの書き込み及び読み取りのための信号タイミングと、動作の支援されたモード(例えば、バーストモード、ページモード)とを含む。従来の物理層はトランジスタートランジスタ論理(TTL)及びRAMBUSを含む。

[0030]

サービス層は、計算構成要素のデータ転送のためのプロトコルを含む。このプロトコルはデータのフォーマットと、構成要素によるフォーマット済みデータの送受信の方式とを含む。従来の通信プロトコルは、ファイル転送プロトコル(FTP)及び伝送制御プロトコル/インターネット・プロトコル(TCP/IP)を含む。

[0031]

結果として、製造業者やその他は工業規格通信インターフェースを有する計算構成要素 を典型的には設定するので、そうした構成要素のインターフェースを典型的には設計でき て、それを他の計算構成要素と比較的少ない労力で相互接続することができる。これは、 計算マシンの他の部分の設計に設計者自信の時間を殆ど費やすことを可能として、各種構 成要素を追加或は除去することによってそのマシンを変更することを可能としている。

[0032]

工業規格通信インターフェースを支援する計算構成要素を設計することは、設計ライブラリから既存の物理器を用いることによって設計時間を節約することを可能としている。 これは、設計者が構成要素を既製の計算構成要素と容易にインターフェースすることを保証するものでもある。

[0033]

そして、共通した工業規格通信インターフェースを支援する計算構成要素を用いる計算マシンを設計することは、設計者がそれら構成要素を少しの時間及び分力で相互接続することを可能としている。それら構成要素は共通インターフェースを支援するので、設計者はそれらをシステム・バスを介して少しの設計労力で相互接続することができる。そして、その支援されたインターフェースは工業規格であるので、マシンを容易に変更することができる。例えば、システム設計が進化するに伴って種々の構成要素及び超辺機器をマシンに追加することが可能である。更には、構成要素が通常の工業規格サービス層を支援するので、計算マシンのソフトウェアに対応するプロトコルを具現化する既存のソフトウェア・モジュールを組み込むことができる。それ故に、インターフェース設計が本質的に既に整っているので少しのサカで構成要素をインターフェース設計が本質的に既に整っているので少しのサカで構成要素をインターフェース。よって、マシンに所望の機能を実行させるマシンの各種部分(例えばソフトウェア)の設計に集中することができる。

[0034]

50

10

20

しかし残念ながら、図2のパイプライン30等のハードウェアに組み込まれたパイプラインを形成すべく、使用されるPLIC等の各種構成要素に対する既知の日業規格サービス層が全くない。

100351

結果として、多数のPLICを有するパイプラインを設計すべく、多大な時間を費やし、「ゼロから」種々のPLICの間の通信インターフェースのサービス層を設計し且つデバッグする多大な労力を行使する。典型的には、そうしたその場限りのサービス層は種々のPLIC間で転送されるデータのパラメータに依存する。同じように、プロセッサとインターフェースするパイプラインを設計すべく、ゼロからのパイプライン及びプロセッサの間の通信インターフェースのサービス層の設計及びデバッグに関して多大な時間を費やし且つ多大な労力を行使する必要がある。

[0036]

同様に、そうしたパイプラインをPLICを該バイブラインに追加することによって変更すべく、典型的には、その追加されたPLICと既存のPLICとの間の通信インターフェースのサービス層の設計及びデバッグに関して多大な時間を費やし且つ多大な労力を行使する。同じように、プロセッサを追加することによってパイプラインを変更すべく、或は、パイプラインを追加することによって計算マシンを変更すべく、パイプライン及びプロセッサの間の通信インターフェースのサービス層の設計及びデバッグに関して多大な時間を費やし且つ多大な労力を行使しなければならないであろう。

[0037]

結果として、図1及び図2で参照されるように、多数のPLICをインターフェースすることとプロセッサをパイプラインにインターフェースすることとの難しさのため、計算マシンを設計する際に多大な妥協を為すことがしばしば強いられる。例えば、プロセッサに基づく計算マシンでは、ナンバークランチング速度を、複雑な意思決定を為す能力に対する設計/変更の柔軟性と交換することを強いられる。逆に、ハードウェアに組み込まれたパイプラインに基づく計算マシンでは、複雑な意思決定を為す能力と設計/変更の柔軟性を、ナンバークランチング速度と交換することを強いられる。更には、多数のPLICをインターフェースすることに関する難しさのため、少数のPLICよりも多くのPLICを有するパイプラインに基づくマシンを設計することはしばしば実際的ではない。その結果、実際的なパイプラインに基づくマシンはしばしば制限された機能しか有さない。その結果、プロセッサをPLICとインターフェースすることに関する難しさのため、プロセッサを1つのPLICとインターフェースすることに関する難しさのため、プロセッサを1つのPLICより多くのPLICにインターフェースすることによって獲得される利益は最少となる。

【発射の開示】

【発明が解決しようとする課題】

[0038]

それ故に、プロセッサに基づくマシンの意思決定を為す能力を、ハードウェアに組み込まれたパイプラインに基づくマシンのナンバークランチング速度と組み合わせることを可能とする新しい計算アーキテクチャに対する要望が生じてきている。

【課題を解決するための手段】

[0039]

本発明の実施例に従えば、パイプライン加速器はメモリと該メモリと結合されたハードウェアに組み込まれたパイプライン回路とを含む。ハードウェアに組み込まれたパイプライン回路は、データを受信し、該データをメモリにロードし、該メモリからのそのデータを検索し、その検索データを処理して、その処理されたデータを外部ソースに提供するように動作できる。

[0040]

本発明の別の実施例に従えば、ハードウェアに組み込まれたパイプライン回路は、データを受信し、その受信されたデータを処理し、その処理されたデータをメモリにロードし

.

30

203

40

、メモリからその処理されたデータを検索して、その検索された処理データを外部ソース に提供するように動作できる。

[0041]

パイプライン加速器がピアーベクトル・マシンの一部としてのプロセッサと結合されている場合、メモリはハードウェアに組み込まれたパイプライン回路とプロセッサが実行するアプリケーションとの間でのデータの転送(単向性であろうが二方向性であろうが)を補助する。

【発明を実施するための最良の形態】

[0042]

図3は、本発明の一実施例に従ったピアーベクトル・アーキテクチャを行する計算マシ ン40の機略プロック線圏である。ホストプロセッサ42に加えて、ピアーベクトル・マ シン40はバイブライン加速器44を含み、それがデータ処理の少なくとも一部を実行し て、図1の計算マシン10における共同プロセッサ14の例と効果的に置き換わる。それ 故に、ホストプロセッサ42及び加速器44(又は以下に綴綸されるようにそのユニット)はデータ・ベクトルを前後に転送できる「ピア」である。加速器44はプログラム命令 を実行しないので、所与のクロック層波数で共同プロセッサの列ができるものよりも署し く高速にデータに対して数学的に集中的な演算を典型的には実行する。結果として、プロ セッサ42の意思決定能力と加速器44のナンバークランチング能力とを組み合わせるこ とによって、マシン40はマシン10等の従来の計算マシンと闘一の能力を有するが、し ばしばそれよりもデータをより高速に処理することができる。更には、以下に議論される ように、加速器44にホストプロセッサ42の通信インターフェースと互換性がある通信 インターフェースを設けることが、特にプロセッサの通信インターフェースが工業規格で ある場合に、マシン40の設計及び変更を補助する。そして、加速器44が多数のパイプ ライン・ユニット(例えば、PLICに基づく回路)を含む場合、それら各ユニットに同 一の通信インターフェースを設けることが、特にそれら通信インターフェースが主業規格 インターフェースと互換性がある場合に、出級加速器の設計及び変更を補助する。更には - マシン40は以下に議論されると共に先行して引用された特許出顧におけるような他の 長所等をも提供し得る。

[0043]

更に図るで参照されるように、ホストプロセッサ42及びパイプライン加速器44に加えて、ピアーベクトル・計算マシン40は、プロセッサ・メモリ46、インターフェース・メモリ48、パス50、ファームウェア・メモリ52、任意選択的な生データ入力ボート54、処理済みデータ出力ポート58、並びに、任意選択的なルータ61を含む。

[0044]

ホストプロセッサ42は処理ユニット・メモリ66及びメッセージ・ハンドラー64を含み、プロセッサ・メモリ46は処理ユニット・メモリ66及びハンドラー・メモリ68を含み、そのそれぞれがプロセッサ・ユニット及びメッセージ・ハンドラーに対するプログラム及び作業の両メモリとして役立っている。プロセッサ・メモリ46は、加速器コンフィギュレーション・レジストリ72をも含み、それらが、ホストプロセッサ42が加速器44の機能を構成すると共に、該ホストプロセッサ42がメッセージ・ハンドラー64が送信及び受信するメッセージのフォーマットを構成することを可能とするそれぞれのコンフィギュレーション・データを記憶する。

[0045]

パイプライン加速器 4 4 は少なくとも1 つのPLIC (不図示) 上に配置され、プログラム命令を実行することなしに各データを処理するハードウェアに組み込まれたパイプライン 7 4, - 7 4, を含む。ファームウェア・メモリ5 2 は加速器 4 4 に対するコンフィギュレーション・ファームウェアを記憶する。もし加速器 4 4 が多数のPLIC上に配置されたら、それらPLIC及びそれらの各ファームウェア・メモリは多数パイプライン・ユニット内に配置され得る(図 4)。加速器 4 4 及びパイプライン・ユニットは、以下に議

50

10

20

30

論されると共に、先行して引用された「多数パイプライン・ユニットを有するパイプライン加速器、関連計算マシン、並びに、方法」と題された特許文献5に更に議論されている。代替的には、加速器44は少なくとも1つのAS1C上に配置され得て、よって構成不可能な内部相互接続を有し得る。この代替例において、マシン40はファームウェア・メモリ52を省略し得る。更には、加速器44が多数パイプライン74を含んで示されているが、ただ1つのパイプラインを含み得る。加えて、図示されていないが、加速器44はディジタル信号プロセッサ(DSP)等の1つ或はそれ以上のプロセッサを含み得る。更には、図示されていないが、加速器44はデータ入力ポート及び/或はデータ用力ポートを含み得る。

[0046]

ピアーベクトル・マシン40の一般動作は、先行して引用された「改善された計算アーキテクチャ、関連システム、並びに、方法」と題された特許文献2に議論されており、パイプライン加速器44の構造及び動作は図4乃至図9と連携された以下に議論されている

[0047]

図4は、本発明の一実施例に従った図3のパイプライン加速器44の機略プロック線図である。

[0048]

加速器44は1つ或はそれ以上のそうしたパイプライン・ユニット78を含み、それらの各々はPLIC或はASIC等のパイプライン阿路80を含む。以下で更に議論されると共に先行して引用された「多数パイプライン・ユニットを有するパイプライン加速器、関連計算マシン、並びに、方法)と顕された特許文献5にあるように、各パイプライン・ユニット78はホストプロセッサ42の「ピア」であると共に加速器44の他のパイプライン・ユニット78はホストプロセッサ42でです。本る、即ち、各パイプライン・ユニット78はホストプロセッサ42或は他の任意のパイプライン・ユニットと直接通信できる。よって、このピア・ベクトル・アーキテクチャは、もしパイプライン・ユニット78の全てがマスターパイプライン・ユニット(不図示)或はホストプロセッサ42等の中央箇所を通じて通信した場合に生ずることとなるデータ「ボトルネック」を防止する。更には、これは、マシンに対する最大な変更なしに、ピアを追加するか或はピアーベクトル・マシン40(図3)からピアを除去することを可能とする。

[0049]

パイプライン阿路80は通信インターフェース82を含み、それが、ホストプロセッサ 42(図3)等のピアと、通信シェル84を介したハードウェアに組み込まれたパイプラ イン74, - 74。(図3)コントローラ86、例外マネージャ88、並びに、コンフィギ ュレーション・マネージャ90等の、パイプライン回路の他の構成要素との間でデータを 転送する。パイプライン回路80は工業規格パス・インターフェース91をも含み得る。 代替的は、インターフェース91の機能は通信インターフェース82内に含まれ得る。

【0050】
パイプライン回路80の複数の構成要素を複数の個別モジュールとして設計することによって、そのパイプライン回路の設計をしばしば簡略化することができる。即ち、それら構成要素の各々を個別に設計及び試験することができ、次いでそれらを統合するものであり、それはソフトウェア或はプロセッサに基づく計算システム(図1のシステム10等)を設計する際に行われることと非常に似ている。加えて、これら構成要素、特に他のパイプライン設計においてたぶん頻繁に使用されるような通信インターフェース82等の構成要素を規定するハードウェア記述言語(日01)をライブラリ(不図示)内に記憶でき、よって调一構成要素を使用する将来のパイプライン設計の設計及び試験の時間を低減する。即ち、ライブラリから日01を使用することによって、設計者はスクラッチから先行して具現化された構成要素を複設計する必要性がなく。よって設計者の努力を先行して具現化された構成要素を変更に対して、或は、先行して具現化された構成要素の変更に対して、或は、先行して具現化された構成要素の変更に対して集中できる。更には、ライブラリ内にパイプライン回路80或はパイプライン加速

50

10

S0

器44の多数パージョンを興成するHDLを記憶できて、既存の設計の中から精選及び選択できるように為す。

[0051]

通信インターフェース82はメッセージ・ハンドラー64(図3)によって認識されるフォーマットでデータを送受信し、よってピア・ベクトル・マシン40(図3)の設計及び変更を典型的には補助する。例えば、もしデータ・フォーマットが高速 I/Oフォーマット等の正葉規格であれば、ホストプロセッサ42及び加速器44の間にカスタムインターフェースを設計する必要がない。更には、パイプライン網路80に非パス・インターフェースの代わりにパイプライン・パス50を介してホストプロセッサ42(図3)等の他のピアと通信させることを可能にすることによって、パイプライン・ユニットが追加或は除去されるたびにゼロから非パス・インターフェースを再設計する代わりに、パイプライン・パスにそれらパイプライン・ユニット(又はそれらを保持する図路カード)を単に接続或は接続解除することによってパイプライン・ユニット78の数を変更できる。

[0052]

ハードウェアに組み込まれたパイプライン74,一74。は、図3と連携されて先に綴論されると共に、先行して引用された「改善された計算アーキテクチャ、関連システム、並びに、方法」と題された特許文献2に議論されているようにデータに対して各演算を実行し、通信シェル84はそれらパイプラインをパイプライン回路80の他の構成要素や該パイプライン回路外部の回路(以下に議論されるデータ・メモリ92等)とインターフェースする。

[0053]

コントローラ86はハードウェアに組み込まれたパイプライン74、一74。を同期し、通信に応じて、即ち他のピアからの「事象」に応じて、それらが各データ演算を実行するシーケンスをモニタし且つ制御する。例えば、ホストプロセッサ42等のピアはパイプライン・バス50を介してパイプライン・ユニット78に事象を送信し得て、そのピアがデータから成るプロックをパイプライン・ユニットに送信し終えたことを示して、ハードウェアに組み込まれたパイプライン74、一74。にそのデータの処理を始めさせる。データを含む事象は典型的にはメッセージと呼称され、データを含まない事象は典型的には「ドアベル」と呼称される。更には、図5と連携して以下に議論されるように、パイプライン・ユニット78も同期信号に応じてパイプライン74、一74。を同期し得る。

[0054]

例外マネージャ88はハードウェアに組み込まれたパイプライン74;一74。、通信インターフェース82、通信シェル84、コントローラ86、並びに、バス・インターフェース91の状況をモニタし、ホストプロセッサ42(図3)に例外を報告する。例えば、もし通信インターフェース82におけるバッファがオーバーフローすれば、例外マネージャ88はこれをホストプロセッサ42に報告する。例外マネージャはその例外を生んだ問題を修正するか成はその修正を試みることも可能である。例えば、オーバーフローしているバッファに対して例外マネージャ88は、直接的或は以下に議論されるようなコンフィギュレーション・マネージャ90を介して、そのバッファのサイズを増大し得る。

[0055]

コンフィギュレーション・マネージャ90はハードウェアに組み込まれたパイプライン 74,-74。通信インターフェース82、通信シェル84、コントローラ86、例外マネージャ88、並びに、インターフェース91のソフト・コンフィギュレーションを、ホストプロセッサ42(図3)からのソフト-コンフィギュレーション・データに応じて設定し、これは先に引用された「改善された計算アーキテクチャ。関連システム、並びに、方法」と題された特許文献2に議論され、ハード・コンフィギュレーションはパイプライン四路80のトランジスタ及び四路プロックのレベル上における実際のトポロジーを示し、ソフト・コンフィギュレーションはハード構成された構成要素の物理的パラメータ(例えば、データ幅、テーブル・サイズ)を示す。即ち、ソフト・コンフィギュレーション・データはプロセッサ(図4に不図示)のレジスタにロードされ得るプロセッサの動作モー

50

10

20

30

ド(例えば、パーストーメモリ・モード)を設定するデータと同様である。例えばホストプロセッサ42は、コンフィギュレーション・マネージャ90に通信インターフェース82におけるキューの数及び各優先レベルを設定させるソフトーコンフィギュレーション・データを送信し得る。例外マネージャ88は、コンフィギュレーション・マネージャ90に、例えば、通信インターフェース82におけるオーバーフローしているパッファのサイズを増大させるソフトーコンフィギュレーション・データをも送信し得る。

[0056]

更に図4で参照されるように、パイプライン回路80に加えて、加速器44のパイプライン・ユニット78は、データ・メモリ92、任意選択的な通信パス94、並びに、パイプライン回路がFLICである場合におけるファームウェア・メモリ52(図3)を含む

[0057]

データ・メモリ92は、ホストプロセッサ42(図3)等の別のピアとハードウェアに 組み込まれたパイプライン74、一74。との間を流れているデータをバッファすると共に 、ハードウェアに組み込まれたパイプラインに対する作業メモリでもある。通信インター フェース82はデータ・メモリ92をパイプライン・バス50(通信バス94ともしあれ ば I 業規格インターフェース91とを介して)にインターフェースし、通信シェル84は データ・メモリをハードウェアに組み込まれたパイプライン74、一74。にインターフェースする。

[0058]

工業規格バス・インターフェース91は、通信インターフェース82から幾つかのインターフェース回路を効果的にオフロードすることによって、通信インターフェース82のサイズ及び複雑性を低減する従来のバス・インターフェース回路である。それ故に、もしパイプライン・バス50或はルータ61(図3)のパラメータを変更することを望めば、インターフェース91を変更するだけでよく、通信インターフェース82を変更する必要がない。代替的には、パイプライン回路80の外部である1C(不図示)内にインターフェース91を配置し得る。パイプライン回路80からインターフェース91をオフロードすることは、例えばハードウェアに組み込まれたパイプライン74;-74,及びコントローラ86の用途のパイプライン回路上のリソースを解放する。或は、先に議論されたように、バス・インターフェース91は通信インターフェース82の一部であり得る。

[0059]

パイプライン回路80かPLICである図3と選携されて先に議論されたように、ファームウェア・メモリ52はパイプライン回路のハード・コンフィギュレーションを設定するファームウェアを記憶する。このメモリ52はファームウェアを加速器44の構成中にパイプライン回路80にロードし、加速器の構成中域はその後に通信インターフェース82を介してホストプロセッサ42(図3)から変更されたファームウェアを受信し得る。ファームウェアのローディング及び受信は、先行して引用された「プログラマブル回路、関連計算マシン、並びに、方法」と題された特許文献4に更に議論されている。

[0060]

図4で更に参照されるように、パイプライン回路80、データ・メモリ92、並びに、ファームウェア・メモリ52は国路ボード或はカード98上に配置され得て、パーソナルコンピュータ(不図示)におけるドーターカードがマザーボードのスロットにブラダインされ得ることと非常に類似して、パイプライン-パス・コネクタ(不図示)にブラヴィンされ得る。図示されていないが、従来の1C、電力調整器等の構成要素、並びに、電力シーケンサも周知のようにカード98上に配置され得る。

tonsil

パイプライン・ユニット78の構造及び動作の更なる詳細は図5と選携されて以下に議 論される。

[0062]

図 5 は、本発明の実施例に従った図 4 のパイプライン・ユニット 7 8 のブロック線図で 50

20

10

ある。簡略化のため、ファームウェア・メモリ52は図5から省略されている。パイプライン回路80はマスターCLOCK信号を受信し、それが直接的或は間接的にパイプライン回路の以下に記載される構成要素を駆動する。パイプライン回路80は従来方式でマスターCLOCK信号から1つ或はそれ以上のスレープCLOCK信号(不図示)を生成し得る。またパイプライン回路80は以下に議論されるように同期信号SYNCを受信し得る。

[0063]

データ・メモリ92は人力デュアル-ポート-スタティック-ランダム-アクセス・メモリ (DPSRAM) 100、出力DPSRAM102、並びに、任意選択的な作業DPSR AM104を含む。

[0064]

人力DPSRAMIOOは、通信インターフェース82を介して、ホストプロセッサ42(図3)等のピアからデータを受信するための人力ポート106を含むと共に、通信シェル84を介してそのデータをハードウェアに組み込まれたパイプライン74、一74。に提供するための出力ポート108を含む。一方がデータ人力のためであり且つ他方がデータ出力のためであるこれら2つのポートを行することは、DPSRAM100へのデータ転送/DPSRAM100からのデータ転送の速度及び効率を増大するが、その理由としては通信インターフェース82がDPSRAMにデータを譲み取ることができる一方でパイプライン74、一74。がそのDPSRAMからデータを読み取ることができるからである。更に、先に議論されたように、ホストプロセッサ42等のピアからデータをパッファすべくDPSRAM100を用いることは、そのピア及びパイプライン74、一74。に相互に対して非同期的に動作させることを可能としている。即ちピアは、パイプライン74、一74。が現行動作を完了するのを「待機」することなしに、データをパイプラインに送信できる。同様に、パイプライン74、一74。はピアがデータ送信動作を完了するのを「

[0065]

同じように、出力DPSRAMIO2は、通信シェル84を介して、ハードウェアに組み込まれたパイプライン74,一74。からデータを受信するための人力ポート110を含むと共に、そのデータを通信インターフェース82を介してホストプロセッサ42(図3)等のピアに提供するための出力ポート112を含む。先に譲論されたように、これら2つのデータ・ポート110(入力)及び112(出力)はDPSRAM102へのデータ転送/DPSRAM102からのデータ転送の速度及び効率を増大し、パイプライン74、一74。からデータをパッファすべくDPSRAM102を用いることは、ピア及びパイプラインに相互に対して非同期的に動作させることを可能としている。即ち、パイプライン・プラインに相互に対して非同期的に動作させることを可能としている。即ち、パイプライン74、一74。は、出力データ・ハンドラー126は、出力データを発行できる。同様に、出力データを完了するのを「待機」することなしにピアにデータを発行できる。同様に、出力データ・ハンドラー126は、パイプライン74、一74。がデータ発行動作を完了するのを「待機」することなしにデータをピアに転送できる。

[0066]

作業DPSRAMIO4は、通信シェル84を介して、ハードウェアに組み込まれたパイプライン74 $_1$ ー74 $_2$ からデータを受信するための入力ポート114を含むと共に、その通信シェルを介してそのデータをパイプラインに戻すための出力ポート116を含む。DPSRAMIOOから受信された入力データを処理している間に、パイプライン74 $_3$ ー74 $_4$ は部分的に処理された、即ち中間データをそのデータの処理を統分する前に一時的に記憶する必要があり得る。例えば、パイプライン74 $_4$ 等の第1パイプラインはパイプラインによる更なる処理のために中間データを生成し得て、よって、第1パイプラインは第2パイプラインがその中間データを検索するまでそれを一時的に記憶する必要があり得る。作業DPSRAMIO4はこの一時的記憶装置を提供する。先に議論されたように、2つのデータ・ポート114(入力)及び116(出力)はパイプライン74 $_4$ ー74 $_5$ 及びDPSRAMIO4の間でのデータ転送の速度及び効

50

40

10

率を増大する。更には別側の作業 DPSRAMIO4を含むことは、DPSRAMIOO及び102にデータ入力バッファ及びデータ出力バッファ専用としてそれぞれ機能させることによってパイプライン回路80の速度及び効率を興型的には増大する。しかし、パイプライン回路80に対する僅かな変更によって、DPSRAMIOO及び102の両方或は片方が、DPSRAMIO4が省略された際に、そしてそれが存在したとしても、パイプライン74,-74。に対する作業メモリでもあり得る。

[0067]

DPSRAM100、102、104はパイプライン回路80の外部であるとして記載されているが、それらDPSRAM若しくはそれと同等物の内の1つ或はそれ以上をそのパイプライン回路の内部とすることが可能である。

[0068]

更に綴らで参照されるように、通信インターフェース82は、工業規格バス・アダプタ 118、入力データ・ハンドラー120、入力データ及び入力事象キュー122及び12 4、出力データ・ハンドラー126、並びに、出力データ及び出力事象キュー128及び 130を含む。それらのキュー122、124、128、130がそれぞれ単一キューと して示されているが、それらキューの内の1つ或はそれ以上は、例えば、それらキューに 記憶された値の優先順位、或は、それら値が表す各データの優先順位による分離を可能と するサブ・キュー(不図示)を含み得る。

[0069]

工業規格バス・アダプタ118は、通信バス94を介して、バイプライン回路80及びバイプライン・バス50(図4)の間でのデータの転送を可能とする物理層を含む。それ故に、もしバス94のパラメータの変更が望まれたならば、アダプタ118だけを変更する必要があり、通信インターフェース82全体を変更する必要性はない。工業規格バス・インターフェース91がバイプライン・ユニット78から省略されている場合、アダプタ118をバイブライン・バス50及びパイプライン回路80の間での直接的なデータ転送を可能とするように変更し得る。この後者の具現化例において、変更アダプタ118はバス・インターフェース91の機能を含み、バス50のパラメータの変更が望まれたならばアダプタ118を変更することだけが必要である。

[0070]

入力データ・ハンドラー120は工業規格アダプタ118からデータを受信し、そのデータを入力ポート106を介してDPSRAM100にロードし、そのデータを指すポインタと対応するデータ識別子を生成してそれらを入力データ・キュー122に記憶する。もしそのデータがホストプロセッサ42(図3)等のピアからのメッセージのペイロードであれば、人力データ・ハンドラー120はそのデータをDPSRAM100にロードする前にメッセージからそれを抽出する。入力データ・ハンドラー120はインターフェース132を含み、それがDPSRAM100の人力ポート106にデータを書き込むが、それは図6と連携された以下に更に確論される。代替的には、入力データ・ハンドラー120は抽出ステップを省略できると共にメッセージ全体をDPSRAM100にロードできる。

[0071]

また入力データ・ハンドラー120は工業規格アダプタ118から事象を受信して、その事象を入力事象キュー124にロードする。

[0072]

更には、人力データ・ハンドラー120は行効マネージャ134を含み、それが受信されたデータ或は事象がパイプライン国路80に対して意図されているかを決定する。行効マネージャ134は、データ或は事象を含むメッセージのヘッダー(或はその一部)を分析することによって、データ或は事象のタイプを分析することによって、或は、データ或は事象の例証減別(即ちデータ/事象が意図されているハードウェアに組み込まれたパイプライン74)を分析することによって、先の決定を為し得る。もし入力データ・ハンドラー120がパイプライン回路80に対して意図されていないデータ或は事象を受信すれ

50

10

20

30

ば、有効マネージャ134は入力データ・ハンドラーがその受信データン事象をロードすることを禁止する。ピア-ベクトル・マシン40がルータ61(図3)を含んで、パイプライン・ユニット78が該パイプライン・ユニットに対して意図されているデータン事象のみを受信するように為す場合、有効マネージャ134も人力データ・ハンドラー120に例外(誤って受信されたデータン事象)やその例外を引き起こしたピアを識別する例外メッセージをホストプロセッサ42(図3)に送信させ得る。

[0073]

出力データ・ハンドラー126は出力データ・キュー128によって指されたDPSRAM102の複数簡所から処理データを検索し、それら処理データを工業規格バス・アダプタ118を介してホストプロセッサ42(図3)等の1つ或はそれ以上のピアに送信する。出力データ・ハンドラー126はインターフェース136を含み、それがポート112を介してDPSRAM102から処理データを読み取る。このインターフェース136は図7と連携されて以下に更に議論される。

[0074]

出力データ・ハンドラー126もパイプライン74; -- 74。によって生成された事象を出力事象キュー130から検索し、工業規格パス・アダプタ118を介してホストプロセッサ42(図3)等の1つ或はそれ以上のピアにその検索された事象を送信する。

[0075]

更には、出力データ・ハンドラー126は加入マネージャ138を含み、それが処理データや事象に加入しているホストプロセッサ42(図3) 答のピアのリストを含み、出力データ・ハンドラーはそのリストを用いてデータ/事象を正しいピアに送信する。もしピアがデータ/事象がメッセージのペイロードであることを好めば、出力データ・ハンドラー126は加入マネージャ138からピアのネットワーク或はバス-ポート・アドレスを検索し、アドレスを含むヘッダーを生成し、データ/事象及びヘッダーからメッセージを生成する。

[0076]

DPSRAM100及び102にデータを記憶し記憶されたデータを検索するための技術はポインタやデータ識別子の使用を含むが、他のデータ管理技術を具現化すべく入力及び川力データ・ハンドラー120及び126を変更することができる。そうしたデータ管理技術の従来例は、キー或はトークンを用いるポインタ、入力/出力制御(10C)プロック、並びに、スプーリングを含む。

[0077]

通信シェル84はハードウェアに頼み込まれたパイプライン74 $_1$ $_1$ 7 $_4$ $_1$ を出力データ・キュー128、コントローラ86、並びに、DPSRAM100、102、104にインターフェースする物理層を含む。このシェル84はインターフェース140及び142と任意選択的なインターフェース144及び146を含む。インターフェース140及び146はインターフェース136と同様であり得て、インターフェース140はポート108を介してDPSRAM100から入力データを読み取り、そしてインターフェース146はポート116を介してDPSRAM104から中間データを読み取る。インターフェース142及び144はインターフェース132と同様であり得て、インターフェース142はポート110を介してDPSRAM102に処理データを書き込む。そしてインターフェース144はポート114を介してDPSRAM104に中間データを書き込む

[0078]

コントローラ86はシーケンス・マネージャ148及び同期インターフェース150を含み、該同期インターフェースは1つ或はそれ以上の同期信号SYNCを受信する。ホストプロセッサ42(図3)等のピア、或は、ピアーベクトル・マシン40(図3)の外部の装置(不図示)は、SYNC信号を生成し得て、以下に議論されると共に、先行して引用された「多数パイプライン・ユニットを有するパイプライン加速器、関連計算マシン、並びに、方法」と騒された特許文献5に議論されるように、それがシーケンス・マネージ

50

10

20

30

ヤ148をトリガーしてハードウェアに組み込まれたパイプライン74,-74。を起動する。同期インターフェース150もSYNC信号を生成し得て、パイプライン同路80をトリガーするか成は別のビアをトリガーする。加えて、入力事象キュー124からの事象もシーケンス・マネージャ148をトリガーして、以下に議論されるように、ハードウェアに組み込まれたパイプライン74,-74。を起動する。

シーケンス・マネージャ148は通信シェル84を介してハードウェアに組み込まれたパイプライン74。一74。をそれらの各動作を通じて順序付けする。典型的には、各パイプライン74は、事前処理、処理、並びに、事後処理の少なくとも3つの状態を有する。事前処理中、パイプライン74は、例えば、そのレジスタを制制化して、DPSRAM100から入力データを検索する。処理中、パイプライン74は、例えば、その検索されたデータに対して演算を為し、中間データをDPSRAM104に一時的に記憶し、DPSRAM104からその中間データを検索してから、その中間データに対して演算を為してのデータを生成する。事後処理中、パイプライン74は、例えば、その結果としてのデータをDPSRAM102にロードする。それ故に、シーケンス・マネージャ148はパイプライン74、一74。の動作又は演算をモニタして、各パイプラインにその動作状態の各々をいつ始めるべきかを命令する。そして、パイプライン・タスクを先に記載したものとは異なるように各種動作状態の間に分配し得る。例えば、パイプライン74は事前処理状態中の代わりに処理状態中にDPSRAM100から入力データを検索し得る。

[0080]

[0079]

更には、シーケンス・マネージャ148はハードウェアに組み込まれたパイプライン? 4,一74。間で所定の内部動作問期を維持する。例えば、パイプライン74,一74。の全 てがDPSRAM100からデータを同時に検索することを問避すべく。第1パイプライ ン74,が事前処理状態である一方で、第2パイプライン74,が処理状態、第3パイプラ イン74xが事後処理状態となるようにそれらパイプラインを同期させることが望ましい 場合がある。1つのバイプライン74の状態が期のパイプラインの飼時発生的に実行され ている状態とは異なる数のクロック・サイクルを要求し得るので、パイプライン74、一 74。はもし自由に走らされると同期性を喪失し得る。結果として、特定時に、例えば多 数のパイプライン74がDPSRAM100からデータを飼時に検索しようとするような 「ボトルネック」があり得る。同時性の喪失やその望ましくない結果を防止すべく、シー ケンス・マネージャ148は、それらパイプラインの任意のものに対して次の動作状態に 進めさせる前に、バイブライン74の全てに現行の動作状態を完了させる。それ故に、シ ーケンス・マネージャ148が現行の動作状態に対して振り分ける時間は、最も総慢なパ イブライン74にその状態を完了させるに充分な長さである。代替的には、ハードウェア に組み込まれたバイブライン74. 一74. の間で所定動作同期性を維持するための細路(不図示)はパイプライン自体内に含ませ得る。

[0081]

ハードウェアに組み込まれたパイプライン 7 4, 一 7 4。を 解 序づけすると共に内部的に 関 期 化 することに 加えて、シーケンス・マネージャ 1 4 8 は パイプラインの動作を、1 つ 或 は それ以 上の 5 Y N C 信号、或 は、入力事象 キュー 1 2 4 内の事象に応じて、ホストプロセッサ 4 2 (図 3)等の他のピアの動作、及び他の外 # 装置の動作と同期する。

[0082]

典型的には、SYNC信号はタイムクリティカルな機能をトリガーするが著しいハードウェア・リソースを必要とし、比較して、典型的には事象は非タイムクリティカルな機能をトリガーするが著しくより少ないハードウェア・リソースを必要とする。先行して引用された「多数パイプライン・ユニットを有するパイプライン加速器、関連計算マシン、並びに、方法」と顕された特許文献5に議論されているように、SYNC信号はピアからピアに直接的に経路指定されているので、例えば、パイプライン・パス50(図3)。入力データ・ハンドラー120、並びに、入力事象キュー124を通じてその遊を作成しなければならない事象よりも迅速に機能をトリガーできる。しかし、それらが個別に経路指定

50

40

されるので、SYNC信号は、ルーティング・ライン、パッファ、並びに、SYNCインターフェース150等のパイプライン阿路80の専用回路を必要とする。逆に、それらが既存のデータ転送下部組織(例えば、パイプライン・パス50及び入力データ・ハンドラー120)を使用するので、事象は専用の入力事象キュー124のみを必要とする。結果として、設計者はタイムクリティカルな機能のほとんど全てをトリガーすべく事象を使用する傾向がある。

[0083]

[0084]

シーケンス・マネージャ148もホストプロセッサ42(図3)等のピアにSYNCパルス或は事象を生成することによってハードウェアに組み込まれたパイプライン74。… 74。の動作に関する情報を提供し得る。シーケンス・マネージャ148はSYNCインターフェース150及び専用ライン(不図示)を介してSYNCパルスを送信し、出力事象キュー130及び出力データ・ハンドラー126を介して事象を送信する。先の例で参照されるように、ピアがパイプライン74。からのデータ・プロックを更に処理すると仮定する。シーケンス・マネージャ148は、SYNCパルス或は事象を介して、パイプライン74。がデータから成るプロックをいつ処理し終えたかをそのピアに通知する。シーケンス・マネージャ148も、対応するSYNCパルス或は事象を生成して適切なピア(単数或は複数)に送信することによって、SYNCパルス或は事象の受領を確認し得る。

100851

更に図5で参照されるようにパイプライン・ユニット78の動作は本発明の実施例に従って繊綸される。

[0086]

データに対して、工業規格パス・インターフェース91はパイプライン・バス50(及び、もし行ればルータ61)からデータ信号(ホストプロセッサ42(図3)等のピアに起因する)を受信し、それら信号をヘッダー及びペイロードを各々が有するメッセージに変換する。

[0087]

次に、工業規格パス・アダプタ118はその工業規格パス・インターフェース91からのメッセージを入力データ・ハンドラー120と互換性があるフォーマットに変換する。 【0088】

次いで、入力データ・ハンドラー120はそのメッセージ・ヘッダを細かく調べて、各ヘッダーからデータ・ベイロードを記述する部分を抽出する。例えば、抽出されたヘッダー部分は、例えば、パイプライン・ユニット78のアドレス、ベイロード中のデータのタイプ、或は、そのデータが意図されているパイプライン78,-78。を識別する例経識別子を含み得る。

[0089]

50

10

20

30

次に、有効マネージャ134はその抽出ヘッダー部分を分析し、そのデータがハードウェアに組み込まれたパイプライン74,一74,の内の1つに意図されていることを確認し、インターフェース132はそのデータをボート106を介してDPSRAM100の箇所に書き込み、そして、人力データ・ハンドラー120はその箇所と対応するデータ識別子に対するポインタを入力データ・キュー122に記憶する。データ識別子はデータが意図されているパイプライン域は複数のパイプライン74,一74,を離別するか、或は、シーケンス・マネージャ148に以下に議論されるようにその識別を行わせることを可能とする情報を含む。代替的には、キュー122は各パイプライン74,一74,に対する各サプキュー(不図示)を含み得て、人力データ・ハンドラー120は意図されたパイプライン域は意図された複数のパイプラインのサブキュー域は複数のサブキュー内にポインタを記憶する。この代替例において、データ識別子は省略し得る。更には、もしデータがメッセージのペイロードであれば、人力データ・ハンドラー120はインターフェース132がDPSRAM100内に配備し得る。

[0090]

次いで、適時に、シーケンス・マネージャし48は人力データ・キューし22からポインタ及びデータ識別子を読み取って、そのデータ識別子から、データが意図されているパイプライン或は複数のパイプライン74,-74,を決定し、そのポインタを通信シェル84を介してそのパイプライン域は複数のパイプラインに渡す。

[0091]

次に、データ受信パイプライン或は複数のデータ受信パイプラインで4、一で4。はインターフェース140にポート108を介してDPSRAM100の指された箇所からデータを検索させる。

[0092]

次いで、データ受信パイプライン或は複数のデータ受信パイプラインです。一て4。は検 寂されたデータを処理し、インターフェース142はその処理されたデータをポート11 Oを介してDPSRAMIO2のある箇所に書き込み、そして、通信シェル84は出力デ ータ・キュー128にその処理されたデータを指すポインタとその処理されたデータに対 するデータ識別子とをロードする。そのデータ識別予は、その処理データに加入している ホストプロセッサ42(図3)等の仕向先ビア或は複数の仕向先ビアを識別するか、加入 マネージャ138に引き続き仕向先ピア或は複数の仕向先ピア(例えば、図3のホストプ ロセッサ42)を決定させることを可能とする情報(データ・タイプ等)を含む。代替的 には、キュー128は各パイプライン74,~74。に対する各サプキュー(不幽示)を含 み得て。通信シェル84は起因バイブライン或は複数の起因バイブラインのサブキュー或 は複数のサブキューにポインタを影響する。この代替例において、通信シェル84ほデー タ畿朔子のキュー128へのローディングを省略し得る。更には、もしパイプライン渡は 複数のパイプラインフィーフィ。が検索されたデータを処理している間に中間データを生 成すれば、インターフェース!44はその中間データをポート114を介してDPSRA M104に潜き込み、インターフェース146はポート116を介してそのDPSRAM 104から中間データを検索する。

[0093]

次に、出力データ・ハンドラー126は出力データ・キュー128からポインタ及びデータ識別子を検索し、加入マネージャ138はその識別子からデータの仕向先ピア或は複数の仕向先ピア(たとえば、図3のホストプロセッサ42)を決定し、インターフェース136はポート112を介してDPSRAM102の指された簡所からデータを検索し、出力データ・ハンドラーはそのデータを工業規格バス・アダプタ118に送信する。もし住向先ピアがメッセージのベイロードであるデータを必要とすれば、出力データ・ハンドラー126はそのメッセージを生成してそのメッセージをアダプタ118に送信する。例えば、データが多数の仕向先ピアを有して、パイプライン・バス50がメッセージ放送を

50

10

20

30

支援すると仮定する。出力データ・ハンドラー126はその仕向先ピア全てのアドレスを含む単一ヘッダーを生成し、そのヘッダー及びデータを1つのメッセージとして組み合わせて、単一メッセージを仕向先ピアの全てに(アダプタ118及び工業規格パス・インターフェース91を介して)同時に送信する。代替的には、出力データ・ハンドラー126は各ヘッダー、よって各メッセージを各仕向先ピアに対して生成し、それらメッセージの各々を個別に送信する。

[0094]

次いで、工業規格バス・アダプタ118は出力データ・ハンドラー126からのデータ をフォーマットして、工業規格バス・インターフェース91と互換性を持たせるように為 す。

[0095]

次に、工業規格バス・インターフェース91は工業規格バス・アダプタ118からのデータをフォーマットして、バイプライン・バス50(図3)と互換性を持たせるように為す。

[0096]

随伴データを伴わない事象、即ちドアベルに対して、工業規格パス・インターフェース 91はパイプライン・パス50から(もしあればルータ61からも)信号(図3のホスト プロセッサ 42等のピアに起因する)を受信し、その信号を事象を含むヘッダー(即ち、 データ無しメッセージ)に変換する。

[0097]

次に、主業規格バス・アダプタ118は主業規格バス・インターフェース91からのヘッダーを入力データ・ハンドラー120と互換性があるフォーマットに変換する。

[0098]

次いで、入力データ・ハンドラー120はそのヘッダーから事象と事象の記述とを抽出する。例えば、記述は、例えば、パイプライン・ユニット78のアドレス、事象のタイプ、或は、その事象が窓図されているパイプライン78,-78。を識別する例証識別子を含み得る。

[0099]

次に、有効マネージャ134は事象記述を分析し、その事象がハードウェアに組み込まれたパイプライン74:-74。の内の1つに意図されていることを確認して、入力データ・ハンドラー120はその事象とその記述とを入力事象・キュー124に記憶する。

[0100]

次いで、適時に、シーケンス・マネージャ148は入力事象キュー124からの単象及びその記述を読み取り、その事象に応じて、先に議論されたように、パイプライン74、一74。の内の1つ或はそれ以上の動作をトリガーする。例えば、シーケンス・マネージャ148はパイプライン74。をトリガーし得て、パイプライン74。が先行してDPSRAM104に記憶したデータの処理を始める。

[0101]

事象を出力すべく、シーケンス・マネージャ148は事象とその事象の記述を生成し、 それら事象及び記述を出力事象キュー130にロードする。事象記述は、もし2つ以上の 可能性ある仕向先ピアが存在する場合にその仕向先ピア(単数或は複数)を識別する。例 えば、先に議論されたように、事象は入力事象、入力データ或は入力事象のメッセージ、 或は、SYNCパルスの受領及び具現化を確認し得る。

[0102]

次に、出力データ・ハンドラー126は事象とその記述を出力事象キュー130から検索し、加入マネージャ138はその事象記述から被事象の仕向先ピア或は複数の仕向先ピア (例えば、図3のホストプロセッサ42)を決定し、出力データ・ハンドラーは、先に議論されたように、その事象を工業規格パス・アダプタ118及び工業規格パス・インターフェース91を介して適切な仕向先ピア或は複数の適切な仕向先ピアに送信する。

[0103]

50

10

(28)

コンフィギュレーション・コマンドに対して、主業規格バス・アダプタ 1 1 8 は 1 業規格バス・インターフェース 9 1 を介してホストプロセッサ 4 2 (図 3) からコマンドを受信し、そのコマンドをデータ無し事象 (即ち、ドアベル) に対して先に議論されたものと同様の方式で入力データ・ハンドラー 1 2 0 に提供する。

[0104]

次に、有効マネージャ134はそのコマンドがパイプライン・ユニット78に対して意図されていることを確認し、入力データ・ハンドラー120はそのコマンドをコンフィギュレーション・マネージャ90にロードする。更に、入力データ・ハンドラー120或はコンフィギュレーション・マネージャ90の何れかもそのコマンドを出力データ・ハンドラー126に渡すことができ、それがパイプライン・ユニット78がコマンドを受信したことをそのコマンドを送信したピア(例えば、図3のホストプロセッサ42)に送信し戻すことによって確認する。この確認技術はしばしば「エコー」と呼称される。

[0 1 0 5]

次いで、コンフィギュレーション・マネージャ90はそのコマンドを良現化する。例えば、コマンドはコンフィギュレーション・マネージャ90にデバッグ目的でパイプライン74,一74。の内の1つをディスエーブルさせ得る。或は、コマンドはホストプロセッサ42(図3)等のピアに出力データ・ハンドラー126を介してコンフィギュレーション・マネージャ90からパイプライン図路80の現行コンフィギュレーションを読み取らせることができる。加えて、コンフィギュレーション・コマンドを使用し得て、例外マネージャ88によって認識される例外を規定することができる。

[0106]

例外に対して、パイプライン回路80の入力データ・キュー122等の構成要素は例外マネージャ88に向けて例外をトリガーする。一具現化例において、その構成要素は当該構成要素をモニタして、所定条件或は各種条件から成る組に応じてその例外をトリガーする例外トリガリング・アダプタ(不図示)を含む。例外トリガリング・アダプタは一度で設計され得てから例外を生成するパイプライン回路80の各構成要素の一部として含まれ得る普遍的回路であり得る。

[0107]

次に、例外トリガーに応じて、例外マネージャ88は例外識別子を生成する。例えば、その識別子は入力データ・キュー122がオーバーフローしたことを示し得る。更には、その識別子は、もし2つ以上の可能性ある仕向先ピアが存在する場合にその仕向先ピアを含み得る。

[0108]

次いで、出力データ・ハンドラー126は例外マネージャ88から例外識別子を検索し、その例外識別子を、先行して引用された「改善された計算アーキテクチャを有する計算マシン、関連システム、並びに、方法」と題された特許文献3で議論されたようにホストプロセッサ42(図3)に送信する。代替的には、もし多数の可能性ある仕向先ピアが存在すれば、例外識別子も仕向先情報を含むことができ、それから加入マネージャ138がその識別子の仕向先ピア或は複数の仕向先ピア(例えば、図3のホストプロセッサ42)を決定する。出力データ・ハンドラー126は、次いで、その識別子を、工業規格バス・アダプタ118及び工業規格パス・インターフェース91を介して、仕向先ピア或は複数の仕向先ピアに送信する。

[0109]

更に図5で参照されるように、パイプライン・ユニット78に対する代替実施例が存在する。例えば、DPSRAMを含むものとして説明されているが、データ・メモリ92はクワッド-データ-レート(ODR)SRAM等のメモリ1Cの他のタイプを含み得る。

[0110]

図6は、本発明の実施例に従った図5のインターフェース142のブロック線図である。図5と連携して先に議論されたように、インターフェース142はハードウェアに組み込まれたパイプライン74,-74。からDPSRAM102に処理データを書き込む。以

50

20

30

下に議論されるように、インターフェース142の構造は、データ「ボトルネック」を低減又はなくし、パイプライン回路80(図5)がPLICである場合、PLICのローカル及びグローバルのルーティング・リソースを効率的に利用する。

[0111]

インターフェース 1.42 は書き込みチャネル 1.50, -1.50, を含み、各ハードウェアに組み込まれたパイプライン 7.4, -7.4, -7.4, -7.4, -1.50, を含め、チャネル 1.50, が以下に議論され、他のチャネル 1.50, -1.50, の動作及び構造が別段の説明がない限り回様であることを理解して頂きたい。

[0112]

チャネル 1 5 0 i は潜き込みアドレス/データF1F01 5 4 i 及びアドレス/データ・ レジスタ 1 5 6 i を含む。

[0113]

FIFO154、は、パイプライン74、かDPSRAM102に書き込むデータを記憶し、コントローラ152がレジスタ156、を介してDPSRAM102に実際にデータを書き込むことができるまで、パイプラインがデータを書き込むDPSRAM102内の箇所のアドレスを記憶する。それ故に、FIFO154、は、もしコントローラ152が先行するデータの書き込みを終了するまでに、パイプライン74、がチャネル150、へのデータ書き込みを「待機」しなければならなかった場合に生じ得るデータ・ボトルネックを低級又はなくする。

[0114]

FIFO154,はバス158,を介してパイプライン74,からデータを受信し、パス160,を介してデータが書き込まれることになる箇所のアドレスを受信し、そのデータ及びアドレスをバス162,及び164,を介してレジスタ156,に提供する。更には、FIFO154,はパイプライン74,からライン168,上の書き込みFIFO信号(WRITE FIFO信号)を受信し、ライン168,を介してクロック信号(CLOCK信号)を受信し、そしてFIFO充満信号をライン170,上でパイプライン74,に提供する。加えて、FIFO154,はライン172,を介してコントローラ152から読み取りFIFO信号を受信して、ライン174,を介してFIFOEMPTY信号(FIFO空信号)をコントローラに提供する。パイプライン阿路80(閉5)がFLICである場合、バス1581, 1601, 1621, 1641及びライン1661, 1681, 1701, 1721, 1741は、好ましくはローカル・ルーティング・リソースを用いて形成される。映型的には、ローカル・ルーティング・リソースは、信号帰路長が一般により短く目つルーティングの具現化がより容易であるため、グローバル・ルーティング・リソースよりも射まれる。

[0115]

レジスタ156,は、パス162,及び164,を介して、FIFO154,から書き込まれるべきデータと、書き込み箇所のアドレスとをそれぞれ受信し、それらデータ及びアドレスをアドレス/データ・パス176を介してDPSRAM102(図5)のポート110に提供する。更には、レジスタ156,もデータ及びアドレスを、以下に議論されるように、アドレス/データ・パス178,を介してレジスタ156。-156。から受信する。加えて、レジスタ156,はライン180を介してコントローラ152からシフト/ロード信号(SHIFT/LOAD信号)を受信する。パイプライン回路80(図5)がPLICである場合、パス176は典型的にはグローバル・ルーティング・リソースを用いて形成され、パス178,-178。+放びライン180は好ましくはローカル・ルーティング・リソースを用いて形成される。

[0116]

FIFO空信号の受信と総み取りFIFO及びシフト/ロード信号の生成に加えて、コントローラ152は書き込みDPSRAM信号(WRITE DPSRAM信号)をライン182を介してDPSRAMIO2(図5)のポート110に提供する。

50

40

10

(30)

[0117]

更に図6で参照されるように、インターフェース142の動作が議論される。

forist

先ず、F1FO154、はF1FOの現行状態(「充満」或は「非充満」)と対応する 論理レベルまでF1FO充満信号を駆動する。

[0119]

次に、もしFIFO154,が充満していなく且つパイプライン74,が書き込むべきデータを処理していれば、パイプラインはデータ及び対応するアドレスをバス158,及び160,までそれぞれ駅動し、書き込み信号をアサートし、よってデータ及びアドレスをFIFOにロードする。しかしながら、もしFIFO154,が充満していれば、バイブライン74,はデータをロードする前にFIFOが非充満となるまで待機する。

[0120]

次いで、FIFOI54、はFIFO空信号をFIFOの現行状態(「空」或は「非空」)と対応する論理レベルまで駆動する。

101211

次に、もしFIFO154、が非空であれば、コントローラ 1 5 2 は統み取りFIFO 信号をアサートし、シフト/ロード信号をロード論理レベルまで駆動し、よってFIFO から最初にロードされたデータ及びアドレスをレジスタ 1 5 6、にロードする。もしFIFO 1 5 4、が空であれば、コントローラ 1 5 2 は読み取りFIFOをアサートしないが、他のFIFO1542 1 5 4、の内の任意のものが空でなければ、シフト・ロードをロード論理レベルまで駆動する。

[0155]

チャネル $1.5.0_2-1.5.0_a$ は同様の方式で動作して、 $F.1.F.0.1.5.4_2-1.5.4_a$ に最初にロードされたデータがそれぞれレジスタ $1.5.6_2-1.5.6_a$ にロードされるように為す。

[0123]

次いで、コントローラ152はシフト/ロード倍号をシフト論理レベルまで駆動し、夢 き込みDPSRAM信号をアサートし、よってレジスタ156、一156。からアドレス/ データ・バス176にデータ及びアドレスを順次シフトし、DPSRAM102の対応す る箇所にデータをロードする。詳細には、第1シフト・サイクル中、レジスタ156、か らのデータ及びアドレスはバス176にシフトされて、FIFO154,からのデータは DPSRAMIO2のアドレス指定された箇所にロードされるように為す。また第1シフ ト・サイクル申。レジスタ156。からのデータ及びアドレスほレジスタ156、にシフト されて、レジスタ1563(不概示)からのデータ及びアドレスはレジスタ1562にシフ トされる、等々である。第2シフト・サイクル中、レジスタ156,からのデータ及びア FUXはバス176にシフトされて、FIFOI54,からのデータはDPSRAMIO 2のアドレス指定された箇所にロードされるように為す。また第2シフト・サイクル中、 レジスタ156ッからのデータ及びアドレスはレジスタ156,にシフトされ、レジスタ1 56、(不園示)からのデータ及びアドレスはレジスタ156。にシフトされる、等々であ る。n儩のシフト・サイクルがあって、第n番目のシフト・サイクル中、レジスタ156 。からのデータ及びアドレス(FIFO154。からのデータ及びアドレスである)はバス 176にシフトされる。コントローラ152はシフト/ロード信号を脈動することによっ て、或は、レジスタ156;一156。と結合されているシフト・クロック信号(不図示) を生成することによってそれらシフト・サイクルを具現化し得る。更には、対応するFI FO154:--154。がコントローラ152がレジスタにロードした際に空であるので、 レジスタ186、一156。の内の1つが特定のシフト動作中に空であれば、コントローラ はその空レジスタを迂回し得て、よって、ヌル・データ及びヌル・アドレスのバス176 へのシフトを同避することによってシフト動作を短縮する。

[0124]

図5及び図6で参照されるように、本発明の実施例に従えば、インターフェース144 はインターフェース142と類似し、インターフェース132も該インターフェース13

50

10

20

2が1つの潜き込みチャネル150のみを含むことを除いてインターフェース142と類似している。

[0125]

図7は、本発明の実施例に従った図5のインターフェース140のプロック線図である。図5と連携して先に議論されたように、インターフェース140はDFSRAMIOOから入力データを読み取って、そのデータをハードウェアに組み込まれた74,--74。に転送する。以下に議論されるように、インターフェース140の構造はデータ「ボトルネック」を低減減はなくし、パイプライン回路80(図5)がPLICである場合、PLICのローカル及びグローバルのルーティング・リソースを効率的に利用する。

[0126]

インターフェース140は、各ハードウェアに組み込まれたパイプライン74,一74。(図5)に対して1つずつのチャネルである読み取りチャネル190,一190。とコントローラ192とを含む。図示の簡略化のため、読み取りチャネル190,が以下に議論されているが、他の読み取りチャネル190。一190。の動作及び構造は別段の説明がない限り類似していることを理解していただきたい。

[0 | 2 7]

チャネル 190 (はFLFOL94) 及びアドレス/羅別子(LD)レジスタ 196) を 含む。以下に議論されるように、織別子は、データを受信すべくDPSRAM100の特 定箇所からそのデータを読み取る要求を為すパイプライン 74 , - 74 。を識別する。

[0128]

FIFO194」は2つのサプFIFO(不図示)を含み、一方がパイプライン74、が入力データを読み取ることを望んでいるDPSRAM100内の箇所のアドレスを記憶し、他方がDPSRAM100から読み取られたデータを記憶する。それ故に、FIFO194」は、もしパイプライン74、が、コントローラ192が先行するデータの読み取りを終了するまで、チャネル190、に読み取りアドレスを提供するために「待機」しなければならない場合、或は、コントローラが、コントローラが引き続くデータを読み取る前にパイプライン74、が読み取りデータを検索するまで待機しなければならない場合に生じ得るボトルネックを低減或はなくする。

[0129]

FIFOI94、はバス198、を介してパイプライン74。から読み取りアドレスを受 借し、そのアドレス及び1Dをパス200,を介してレジスタ!96,に機供する。1Dは パイプラインフィ」と対応して典型的には変化しないので、FiFOI94。はそのIDを 配憿し得て、そのIDをアドレスとつなぎ合わせる。代替的には、パイプライン?4.は 1Dをバス198,を介してFIFO194,に提供し得る。更には、FIFO194,は ライン202,を介してバイブライン74,から準備書を込みF1F0億号を受償し、ライ ン204、を介してCLOCK信号を受信し、 (読み取りアドレスの) FIFO充満信号 をライン206,を介してパイプラインに提供する。加えて、FIFO194,はライン2 O8,を介してコントローラ192から書き込み/読み取りF1FO信号(WRITE/ READ FIFO億号)を受償し、FIFO 整個号をライン210,を介してコントロー ラに提供する。更には、FIFO194,はバス212を介してコントローラ192から 読み取りデータ及び対応するIDを受信し、そのデータをバス214,を介してパイプラ イン74.に提供する。パイプライン回路80(図5)がPLICである場合、バス19 8,, 200,, 214,及びライン202,, 204,, 206,, 208,, 210,は好ま しくはローカル・ルーティング・リソースを用いて形成され、バス212は興聖的にはグ ローバル・ルーティング・リソースを用いて形成される。

[0130]

レジスタ196,は読み取られるべき箇所のアドレスと対応するIDをバス206,を介してFIF0194,から受信し、そのアドレスをアドレス・バス216を介してDPS RAM100(図5)のポート108に提供して、そのIDをバス218を介してコントローラ192に提供する。更には、レジスタ196,も、以下に議論されるように、アド 10

20

30

40

レス/ I Dバス220,を介してレジスタ196。 ー 196。からアドレス及びI Dを受信する。加えて、レジスタ196。はライン222を介してコントローラ192からシフト/ロード信号を受信する。パイプライン回路80(図5)がPLICである場合、パス216は典型的にはグローバル・ルーティング・リソースを用いて形成され、バス220。 ー 220。 」及びライン222は好ましくはローカル・ルーティング・リソースを用いて形成される。

[0131]

FIFO空信号の受信、書き込み/読み取りF1FO及びシフト/ロード信号の生成、 並びに、読み取りデータ及び対応するIDの提供に加えて、コントローラ192はバス2 24を介してDPSRAM100(図5)のポートIO8から読み取られたデータを受信 し、読み取りDPSRAM信号(READ DPSRAM信号)をライン226上に生成 するが、そのラインがこの信号をポート108と結合する。パイプライン回路80(図5)がPLICの場合、バス224及びライン226は典型的にはグローバル・ルーティング・リソースを用いて形成される。

[0132]

更に図りで参照されるように、インターフェース140の動作が議論されている。

101331

先ず、FIFO194,は、読み取りアドレスに対するF1FOの現行状態(「充満」 或は「非充満」)と対応する論理レベルまでFIFO充満信号を駆動する。即ち、もしF IFO194,が読み取られるべきアドレスで充満していれば、FIFO充満の論理レベルを1つのレベルまで駆動し、もしFIFOが読み取りアドレスで充満していなければ、 FIFO充満の論理レベルを別のレベルまで駆動する。

[0134]

次に、もしFIFOI94」が読み取りアドレスで充満していなく且つパイプライン74、がより多くの人力データを処理すべく準備がされると、パイプラインは読み取られるべきデータのアドレスをパス198、まで駆動し、読み取り/書き込みFIFO信号(READ/WRITE FIFO信号)を書き込みレベルまでアサートし、よってアドレスをFIFOにロードする。図5と連携して先に議論されたように、パイプライン74、はシーケンス・マネージャ148を介して入力データ・キュー122からアドレスを得る。しかしながらFIFO194、が読み取りアドレスで光満していれば、パイプライン74、は読み取りアドレスのローディング前にFIFOが充満しなくなるまで待機する。

[0135]

次いで、F1FO194、はF1FO窓信号を読み取りアドレスに対するF1FOの現行状態(「空」或は「非空」)と対応する論理レベルまで駆動する。即ち、もしF1FO 194、が少なくとも1つの読み取りアドレスでロードされれば、F1FO室の論理レベルを1つのレベルまで駆動し、もしF1FOが読み取りアドレス無しでロードされれば、F1FO空の論理レベルを削のレベルまで駆動する。

for 3 6 1

次に、もしFIFOI94,が空でなければ、コントローラ192は書き込み/読み取りFIFO信号を読み取り論理レベルまでアサートし、シフト/ロード信号をロード論理レベルまで駆動し、よってFIFOから最初にロードされたアドレスとIDをレジスタ196,にロードする。

[0137]

チャネル 190_2-190_3 は 同様の方式で動作して、コントローラ 192が $F1F0194_2-194_3$ から最初にロードされたアドレスと 10をレジスタ 196_2-196_3 にそれぞれロードする。もし $F1F0194_2-194_3$ の全てが空であれば、コントローラ 192は前進の前にアドレスを受信すべく F1F000円の少なくとも 1つを待機する。

[0138]

次いで、コントローラ192はシフト/ロード信号をシフト線理レベルまで駆動し、終み取りDPSRAM信号をアサートしてレジスタ1961-196。からアドレス及びID

50

40

10

20

30

40

バス216及び218にアドレス及びIDを順次シフトして、バス224を介してDPS RAMIOOの対応する箇所からデータを順次読み取る。

[0139]

次に、コントローラ192は受信されたデータと対応するID(そのIDはFIFOI 94,-194。の各々にそれがデータの意図された受取人であるか否かを決定させる)を バス212まで駆動し、潜き込み/読み取りFIFO信号を潜き込みレベルまで駆動し、 よってそのデータを各FIFO194,-194。に順次潜き込む。

[0140]

次いで、ハードウェアに組み込まれたパイプライン74,-74。はそれらの読み取り/ 書き込みFIFO信号を読み取りレベルまで順次アサートし、そのデータをパス2I4、-2I4。を介して順次読み取る。

[0141]

更に図りで参照されるように、それらのデータ読み取り演算子のより詳細な議論が提示される。

[0142]

第1シフト・サイクル中、コントローラ192はレジスタ196,からバス216及び 218までアドレス及びIDをそれぞれシフトし、読み取りDPSRAMをアサートし、 そうして、バス224を介してDPSRAM100の対応する箇所からデータを読み取り 、バス218から1Dを読み敢る。次に、コントローラ192は轡き込み/続み取りPI FO信号をライン 2 0 8 ,上で書き込みレベルまで駆動し、受信されたデータと 1 Dをパ ス212に駆動する。IDがFIFO194,からのIDであるので、FIFO194,は その10を認識し、よって響き込み/読み取りFIF0倍号の書き込みレベルに応じてバ ス212からデータをロードする。 残りのFIFOI94。-- 194。は、バス212上の 1Dがそれらの1Dと対応しないので、データをロードしない。次いで、パイプライン? 4.は読み取り/蕎き込みFIFO信号をライン202,上で読み取りレベルまでアサート し、バス214.を介して読み取りデータを検索する。また、第1シフト・サイクル中、 レジスタ1962からのアドレス及び10はレジスタ1964にシフトされ、レジスタ19 63(不図示)からのアドレス及び1Dはレジスタ1962にシフトされ、等々である。代 特的には、コントローラ192は1Dを認識し、酱き込み/読み取りFIFO翁号だけを ライン2081上で費を込みレベルまで駆動する。これは10をFIFO194,…194 ..まで送信すべきコントローラ192に対する必要性をなくする。別の代替例において、 鬱き込み/読み取りFIFO信号は読み取り信号のみであり、FIFO194, (他のF 1 F O 1 9 4 2 - 1 9 4 , と共に) はパス2 1 2 上の I Dが F 1 F O 1 9 4 , の I D と符合 する場合にパス212上にデータをロードする。これは書き込み信号を生成すべきコント ローラ192の必要性をなくする。

[0143]

[0144]

これは n 観のシフト・サイクルの間続行、即ち、レジスタ196。(F1F〇194.か 50

[0145]

図5及び図6で参照されるように、本発明の実施例に従えば、インターフェース144 はインターフェース140と類似し、インターフェース136も該インターフェース13 6が1つのみの読み取りチャネル190を含むことを除けばインターフェース140と類似し、よって10回路を全く含まない。

[0146]

図8は、本発明の別の実施例に従った図4のパイプライン・ユニット230の機略プロック線図である。このパイプライン・ユニット230は、該パイプライン・ユニット230が多数のパイプライン回路80を含むことを除いて(ここでは2つのパイプライン回路80a及び80b)図4のパイプライン・ユニット78と類似している。パイプライン问路80の数を増大することは、典型的には、ハードウェアに組み込まれたパイプライン74, 一74。の数nに関する増大を可能とし、よってパイプライン・ユニット78と比較してパイプライン・ユニット230の機能に関する増大を可能とする。

[0147]

図8のパイプライン・ユニット 2.3 0 において、サービス構成要素、即ち、通信インターフェース 8.2、コントローラ8.6、例外マネージャ8.8、コンフィギュレーション・マネージャ9.0、並びに、任意選択的な工業規格バス・インターフェース 9.1 はパイプライン回路 8.0 a. 上に配置され、パイプライン 7.4, -- 7.4 a. 及び通信シェル 8.4 はパイプライン 回路 8.0 b. 上に配置される。サービス構成要素及びパイプライン 7.4, -- 7.4 a. を別々のパイプライン回路上に位置決めすることによって、サービス構成要素及びパイプラインが同一のパイプライン回路上に位置決めされている場合に可能であるものよりも、より多くの数 n.のパイプライン 及び / 或はより複雑なパイプラインを含み得る。代替的には、パイプライン 7.4, -- 7.4 a. をインターフェース 8.2 にインターフェース する通信シェル 8.4 の部分とコントローラ 8.6 はパイプライン 回路 8.0 a. 上に配置される。

[0 | 48]

図9は、本発明の実施例に従った図8のパイプライン・ユニット230のパイプライン 回路80a, 80b及びデータ・メモリ92の概略プロック線図である。図9のパイプライン構成要素が2つのパイプライン回路上に配置されていること以外、パイプライン回路80a及び80bとメモリ92の構造及び動作は、図5のパイプライン回路80及びメモリ92のものと同一である。

[0149]

先行する議論は当業者が本発明を作製し使用することを可能とすべく提示されている。 種々実施例への様々な変更は当業者には容易に明かであろうし、ここでの包括的な原則は 本発明の精神及び範囲から逸脱することなしに他の実施例及び適用例に適用され得る。よって、本発明は図示された実施例に限定されることが意図されておらず、ここに開示された原理及び特徴と一貫した最も広い範囲と一致されるべきものである。

【図面の簡単な説明】

[0150]

【図1】図1は、従来の多数プロセッサ・アーキテクチャを有する計算マシンのブロック 線図である。

【図2】図2は、従来のハードウェアに組み込まれたパイプラインのブロック線図である

【図3】図3は、本発明の実施例に従ったビア-ベクトル・アーキテクチャを有する計算。

50

10

マシンのブロック線図である。

【図4】図4は、本発明の実施例に従った図3のパイプライン加速器のプロック線図である。

【図 5 】図 5 は、本発明の実施例に従った図 4 のハードウェアに組み込まれたパイプライン回路とデータ・メモリとのプロック線図である。

【図 6 】図 6 は、本発明の実施例に従った図 5 の通信シェルのメモリ書き込みインターフェースのプロック線図である。

【図7】図7は、本発明の実施例に従った図5の通信シェルのメモリ続み取りインターフェースのブロック線図である。

【図8】図8は、本発明の別の実施例に従った図3のパイプライン加速器のブロック線図 である。

【図9】図9は、本発明の実施例に従った図8のハードウェアに組み込まれたパイプライン回路とデータ・メモリとのブロック線図である。

[符号の説明]


[0151]


- 10 計算マシン
- 14 共同プロセッサ
- 40 ピア~ペクトル・マシン
- 42 ホストプロセッサ
- 4.4 パイプライン加速器
- 46 プロセッサ・メモリ
- 48 インターフェース・メモリ
- 50 パイプライン・バス
- 52 ファームウェア・メモリ
- 54 生データ入力ポート
- 58 処理データ出力ポート
- 61 14-9
- 62 処理ユニット
- 64 メッセージ・ハンドラー
- 6.6 処理ユニット・メモリ
- 68 ハンドラー・メモリ
- 70 加速器コンフィギュレーション・レジストリ
- 72 メッセージ・コンフィギュレーション・レジストリ
- 74 ハードウェアに組み込まれたパイプライン
- 78 バイプライン・ユニット
- 80 パイプライン回路
- 86 パイプライン・コントローラ
- 88 例外マネージャ
- 90 コンフィギュレーション・マネージャ
- 91 工業規格バス・インターフェース


40


10


20














	INTERNATIONAL SEARC	ar nervni	
*****		PCT7US 03/34558	
PC 7	**************************************	15/78	
*********	international Pasers Classification (IPC) or as both national rise	selferation and IPC	***************************************
	Charlest by a selection (generalization election pages of these SEVECHED	Scatton aprobably	
PC 7	G06F	,	
POCKASIANI (M.	gon about hely other war commonter documentation to the anions g	pag antil terthausans was s	octobed to the fields see whet
programs of	ක්තු විශ්යා නාගෙනුව ජනත්වල කිය වැන්නට කළ පුරුණයට ප්රදේශයට ප්රදේශය සුදු	at beam and, where proof	not, mourals terring (med)
EPO-In	ternal		
DOCUM	ENTS CONSIDERED TO SE RELEVANT		
Attegory *	Citation of decument, with indication, where economists, of the	é Ménzot passagos	Faller and to state in No.
×	EP 1 061 439 A (HEWLETT PACKAR 20 December 2000 (2006-12-20)	a co)	1~14. 41-50
	page 4 paragraph [9018] - paragraph [paragraph [9028] - paragraph [paragraph [9054] - paragraph [0021] 9031] 9056]	***************************************
X	US 5 892 962 A (CLOUTIER ET AL 6 April 1999 (1999-84-86))	1-8. 41-43. 49.56
	claim 7 figures 1.2 column 2. line 53 - line 61 column 3. line 34 - column 4. column 5. line 24 - line 29	line 6	
		~/~~	

X) ~~	er documents are listed in the continueton of box C.	X Patent tarre	ty anemiesty any theirest in automs.
esepseis "A Eseres	agentias of classificaments: re defining the general state of the an which is not read to be of particular seaments	*3" legiki silespundest os bisoleti glata 13" legiki silesbundest b	e Efficiency after the interpretational filting date and not in destroy, with the application that and the principle or theory incidentisting the
Ming sic	concerning how publishment on or when they incommissioned and writing many thouse doubles on publically unlabeled to a chief for ambalantic fine publication plants of a publishment on or when ambalantic research is an equipolement.	section ad terminal and to internoonly "Y"	decidor relamentario (the distributi introdictor alignated response or consecutive consocionest to specia stales which the characterist is factor alignate ficular references; the plantage introdiction distributed to implace antiferentificate alignate which the
distant of	nd collecting for an prof discription, rate, exhibition or leaded is purallelmed prior to the intermediation filting dista but an title praintly date claimed	ments, each os is the art	ප්‍රතිවේද සහ අත්ථාව සහ අත්ථාව සහ අත්ථාව අත්
	Califold (absolvergoes 3); it as inservengening depends	~~~~	ng (pak-judianistripishan) dataopy salapsig dis no. 564 amount humanu sanahik
18	February 2005	***************************************	16 06 2905
m tree some	ading antons or the 154 European Papart (1805, P.O. 5815 Paparton) 2	Authoritied office	ł
	76 2290 HV F85046. Fet (+21-78) 340-8340, Tr. 31-851 ago rd.		

page 1 of 2

Cicondinates DOCUMENT EDISTRIPE TO BE RELEVANT Chapter: Common of Courses, of the others passages A SALCIC 7 ET AL: "FLIX environment for generation of custom-configurable machines in FPLDs for embedded applications." MICROPROCESSORS AND MICROSYSTEMS, IPC BUSINESS PRESS 17D. LONDOM, GB, vol. 23, no. 8-9, 15 December 1999 (1999-12-15), pages 513-526, XP004254077 ISSN: 0141-9331 page 520, right-hand column, line 1 - page \$21, left-hand column, line 10	IN	TERNATIONAL SEARCH REPORT	and the second second	
A SALCIC Z FT AL: "FLIX environment for generation of custom-configurable machines 41-50 in FPLDs for embedded applications" MICROPROCESSORS AND MICROSYSTEMS, IPC BUSINESS PRESS LTD. LONDON, GB. vol. 23, no. 8-9, 15 December 1999 (1999-12-15), pages 513-526, XP004254077				
A SALCIC 2 ET AL: "FLIX environment for generation of custom-configurable machines 41-50 in FPLDs for embedded applications" MICROPROCESSORS AND MICROSYSTEMS, IPC BUSINESS PRESS LTD. LONDOM, GB, vol. 23, no. 8-9, 15 December 1999 (1999-12-15), pages 513-526, XP004254077				
generation of custom-configurable machines in FPLDs for embedded applications* MICROPROCESSORS AND MICHOSYSTEMS, IPC BUSINESS FRESS LTD. LONDOM, GB, vol. 23, no. 8-9, 15 December 1999 (1999-12-15), pages 513-526, XP004254077	Colebon's	Citation of document, with inducation, where appropriate, of the relevous passages		Spiritualism to citation bits
		SALCIC Z FT AL: "FLIX environment for generation of custom-configurable machines in FPLDs for entended applications" MICROPROCESSORS AND MICROSYSTEMS, IPC BUSINESS PRESS LTD. LONDOM, GB, vol. 23, no. 8-9, 15 December 1999 (1999-12-15), pages 513-526, XP004254077		1-14,

page 2 of 2

INTERNATIONAL SEARCH REPORT

PCT/US U3/34558

Beat	Observations where certain staims were found unseatchable (Continuation	of loam 1 of thret sheet)
Tids list	derrockers Search Report has not been established in respect of certain claims under Article 1'	P(E)(a) for the tolkiering reasons:
٠. 🗆	Claims Now.: Decapte they relate to subject matter not required to be sourched by this Authority, regressy:	
æ []	Claims Nos: Claims Nos: because they reside to parte of the international Application that do not comply with the presc en extent the no precentingth international Search can be carried out, exertically:	र्गा के कारकाराव्याकाराव्याक रेट कर होते.
* []	Cleans Nos: Decayse they are depending claims and are not dealed in accordance with the second and t	nited sentences of Rule 8 4(a).
8cx ii	Observations where unity of invention is lacking (Continuation of Item 2 of R	ryt atmet()
Train issia	semedional Seanthing Authority found multiple inventions in this international application, se toll	SWE:
	see additional sheet	
,	As all required additional cuarch fees were timely poid by the applicant, the internetional Sea associable chains.	ecit Papart covers et
2 []	As all aparchable claims could be exected without effort fuerllying an additional less, this Aut of any additional less.	prough cyst uses jumple technocus
* []	As only some of the required additional search less were timely pold by the applicant, this into covers only those claims for which less were paid, specifically claims how:	nemetional Swarch Report
• (X)) the required additional search less were thronly poid by the applicant. Consequently, this interposited to the invention first restricted in the above; it is consend by debtec bloc.: $1_{\times}\ 2$	mationed Swaro'n Region : a
Nu mark	k on Profest The additional search less were accomp	

Form PCTSSA210 (continuation of first sharet (1)) (July 1998)

International Application No. PCT/ US 93/34558

FUHTHER INFORMATION CONTINUED FROM PCT/ISA/ 218

This International Searching Authority found multiple (groups of) inventions in this international application, as follows:

1. claims: 1.2

A two integrated-circuit pipeline accelerator.

1.1. claim: 3

A reconfigurable pipeline accelerator

1.2. claims: 4-14,41-50

Method and apparatus for pipelining data communications and processing in a processor/coprocessor system.

2. claims: 15,31-34,59

Method and apparatus for configuring a hardwired pipeline.

3, claims: 16,35-49,60

Exception handling in a processor/co-processor system

4. claims: 17-23,51-54

Method and apparatus for routing data in a processor/co-processor system.

5. claim: 24

A multithreaded coprocessor.

6. claims: 25-30,55-58

Control of the request handling order in a co-processor.

7. claims: 61-65

A method for designing hardwired pipelines.

INTERNATIONAL SEARCH REPORT

on patent troopy members				PCT/US 03/34558		
Patent document sited in assist report		Publication date		Pawra lamily memberja;	••••••••	Prásication data
EP 1061439	Å	20-12-2000	EP EP WO JP US	1051439 1104562 0077627 2003502728 6782445	AI AI T	20-12-2000 96-06-2001 21-12-2000 21-01-2003 24-00-2004
US S892962	Ä	06-84-1999	CA	2215598	A1	12-95-1998

Fores PCTRSACETS gardent towary access (done-by 2004)

プロントページの続き

(31)優先権主張番号 10/684,053

(32) 後先日 平成15年10月9日(2003.10.9)

(33)優先權主張国 米国(ES)

(31)優先権主張番号 10/684,057

(32)優先日 平成15年10月9日(2003, 10.9)

(33)優先権主張图 米国(US) (31)優先権主張番号 10/684,102

(32)優先日 平成15年10月9日(2003, 10.9)

(33)優先權主張回 米四(US)

(81) #\$72E\$\$\text{Fig. MR, CH., CM., KE, LS, MW, MZ, SD, SL, SZ, TZ, UC, ZR, ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TW), EP(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, 1E, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AN, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MM, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW

(74)代理人 100135585

弁理士 西尾 務

(72)発明者 ラーブ、ジョン、ダブリュン

アメリカ合衆国 バージニア州 20110 マナサッス、リバー クレスト ロード 9350

(72)発明者 ジャクソン、ラリー

アメリカ合衆国 バージニア州 20112 マナサッス、クレストブロック ドライブ 130

93

(72)発明者 ジョウンズ,マーク

アメリカ合衆国 パージニア州 20120 セントレビル、オークマー プレイス 15342

(72)発明者 カーサロ、トロイ

アメリカ合衆国 パージニア州 22701 カルペパー, ケストラル コート 1524